- 著者
-
城田 博史
高橋 一浩
寺井 正幸
- 雑誌
- 全国大会講演論文集
- 巻号頁・発行日
- vol.48, pp.139-140, 1994-03-07
現在、ASICではPNのトランジスタペア列を隙間なく敷き詰めたCMOSSOG(Sea Of Gates)が主流になっている。SOGでは、予め用意されたセルを配置し、セルの端子間を配線する。SOGのセルには、マクロセルとメガセルの2種類ある。マクロセルは高さがトランジスタペアの高さと等しく、トランジスタペア列に沿って列状に配置される。メガセルはRAM等のように複数列のトランジスタペアを含む様々なサイズのセルである。以降、マクロセルのことを単にセルと呼び、マクロセルの列をセル列と呼ぶ。3層配線SOGでは、このセル列間に殆ど隙間がないチャネルレススタイルでレイアウトされるのが一般的である。これまで幾つかのSOG配置配線ツールが報告されているが、いずれのツールにおいても配線手法としてメーズルータに基づくgeneral area routerを用いている。general area routerは汎用的な配線モデルを取り扱え、チャネルレスレイアウトに適しているが、処理時間が非常に大きい。代表的な市販ツールでもgeneral area routerを用いており、例えば400K raw gate規模程度の大規模なSOGチップのレイアウトには30時間以上も要している。しかも、チップの設計過程において配置配線ツールは複数回実行される。SOGの特長は短期問でチップを開発できる点にあり、配置配線ツールの処埋時間を短縮する必要がある。本稿では、チャネルレスレイアウトにおいて初めてチャネルベース配線手法を適用した高速な新配線手法を提案する。チャネルルータ等のチャネルベース配線手法は、メーズルータに比べて高速だが、これまでチャネルレスレイアウトには適用できなかった。これは、チャネルレスレイアウトでは、(a)配線チャネルが存在せず、又、(b)端子が様々な層、位置でセル内に定義されるため、端子の層、位置を限定する従来のチャネルベース配線手法では取り扱えなかったためである。本手法では、(a)配線チャネルが無い場合でも、隙間のないセル列間に容量0の配線チャネルを仮定し、かつ、(b)スタプルータを用いて様々な層、位置に定義された端子をセル内の特定層に割り付けけることにより、2チャネルモデルに基づく独自のセル上配線アルゴリズムを適用する。以下では、本手法のレイアウトモデルとアルゴリズムの概要を説明し、チャネルレスSOGにおける有効性をSOG実品種とベンチマークを用いた実験結果により示す。