著者

五味 照義 武田 浩二 涌井 文雄

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会総合大会講演論文集

巻号頁・発行日

vol.1996, no.1, 1996-03-11

---

レーザプリンタ等Hardwareで直線描画の稼働効率を高めるには、ベクタ-ラスタ変換器(VRC:Vector Raster Converter)の高速化が重要である。そのためデジタル直線描画については、整数演算で高速処理を可能としたBresenham方式などが報告されている。更に同方式の高速化を実現するには、繰り返し使用する加算段数の削減が重要な意味を持っている。ここで筆者らは、加算段数の削減に有効な新しい浮動基数型デジタル直線描画アルゴリズムを報告してきた。本小文では、浮動基数型高速デジタル直線描画アルゴリズムに基づいたHardwareを、加算時に桁上げの連鎖を生じない2進SDFA(2-SDFA)を用いて高速型のVRCを構成し、これを評価する。