Ceek.jp Altmetrics (α ver.)
文献ランキング
合計
1ヶ月間
1週間
1日間
文献カレンダー
新着文献
すべて
2 Users
5 Users
10 Users
新着投稿
Yahoo!知恵袋
レファレンス協同データベース
教えて!goo
はてなブックマーク
OKWave
Twitter
Wikipedia
検索
ウェブ検索
ニュース検索
ホーム
文献詳細
1
0
0
0
1T2C型強誘電体メモリにおけるデータディスターブの解析と低減法の提案(デバイス/回路動作 : 強誘電体薄膜とデバイス応用)
著者
金 〓季
山本 修一郎
石原 宏
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス
(
ISSN:09135685
)
巻号頁・発行日
vol.102, no.732, pp.19-24, 2003-03-11
1T2C型強誘電体メモリアレイにおけるデータ書き込みディスターブ効果について等価キャパシタモデルを用いて解析した。また、その結果からディスターブの低減に効果のある改良されたV/3ルール書き込み法を提案し、SPICEシミュレーションと実験とによりその効果を検証した。その結果、提案した書き込み法によるディスターブ低減効果が認められた。
言及状況
変動(ピーク前後)
変動(月別)
分布
Twitter
(1 users, 1 posts, 0 favorites)
収集済み URL リスト
https://ci.nii.ac.jp/naid/110003308289
(1)