著者
広瀬 愛彦 大林 茂樹 藤野 良幸 早坂 隆 細金 明 石垣 佳之 栗山 祐忠 牧 幸生 本田 裕己 西村 安正
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス
巻号頁・発行日
vol.93, no.349, pp.85-91, 1993-11-26

0.5μm BiCMOSプロセスを用いて、3.3V-TTLインタフェース互換の64K×18ビットBiCMOS超高速SRAMを開発した。TFT負荷型メモリセル及びエミッタフォロワ型センスアップの採用により、低電圧動作マージンを拡げ、最小動作電源電圧は2Vを実現した。またライトリカバリの高速化回路を工夫し、書込み直後の読み出しサイクルにおけるアクセス時間の増大を抑えた。試作の結果、Vcc=3.0Vで7.8nsのアクセス時間を達成した。

言及状況

Twitter (1 users, 1 posts, 0 favorites)

こんな論文どうですか? 低電圧動作マージンを拡大した1MビットBiCMOS TTL SRAM,1993 http://ci.nii.ac.jp/naid/110003309963

収集済み URL リスト