著者

井上 正人 井上 倫夫 小林 康浩

雑誌

情報処理学会研究報告計算機アーキテクチャ(ARC)

巻号頁・発行日

vol.1989, no.99, pp.9-16, 1989-11-20

---

本報告では,全てのプロセッサが大容量共有メモリを,アクセス競合による待機時間を回避して利用するためのアーキテクチャとして,共有メモリの階層化およびメインメモリのマルチリード・ワンライトメモリ方式について述べる.具体的には,メインメモリのリードアクセス用バスとライトアクセス用バスを分離し,マルチリード・ワンライトメモリ方式を採用することによって,各プロセッサの稼働率を落とさずに接続できる台数を多くできること,そのときメモリアクセスに占めるリード動作の割合が0.7?0.8であるとき最も能率がよいこと,さらに共有メモリの階層化について,メインメモリのアクセスの割合を0.8くらいに保てば,アクセス競合による性能低下を起こさずに稼働できるプロセッサの台数を最大にできることなどを示した.This paper proposes a memory architecture which is necessary for scaling up a tightly coupled multiple microprocessor system and is useful for implementing highly parallel processing. The proposal consists of (1) introduction of a concept of hierarchy into memory organization, (2) furnishing of shared memories with two ports, (3) equipment of two kind of shared memories; system memories for storaging prime data, and main memories for offering common working areas, (4) adoption of multiple access for read operations and once access for write operations, (5) construction of exclusive read buses and exclusive write buses, (6) use of two-way interleaved main memories, (7) provision of the omega network connecting to processor units through exclusive write buses. Usefulness of the above measures is discussed with theoretical investigations.