著者

鎌苅 竜也 塩見 準 石原 亨 小野寺 秀俊

雑誌

DAシンポジウム2015論文集

巻号頁・発行日

vol.2015, pp.187-192, 2015-08-19

---

多くの記憶素子の基本要素として利用されるラッチ回路は,集積回路設計にかかせない重要な回路である.集積回路の低消費電力化のためには,低電圧での回路動作が有効であることが広く知られている.しかし低電圧動作では,トランジスタ特性ばらつきの影響による論理ゲートの誤動作,特にラッチ回路の誤動作が大きな問題となる.本稿は,解析的なアプローチから,極低電圧動作におけるラッチ回路の動作安定性を精度よくモデル化する手法について述べる.その後,商用 28~nm プロセスのトランジスタモデルを用いた回路シミュレーションにより,提案モデルの有用性を確認する.