著者

石川 遼太 多和田 雅師 柳澤 政生 戸川 望

雑誌

DAシンポジウム2017論文集

巻号頁・発行日

vol.2017, pp.169-174, 2017-08-23

---

近年,ビット誤りに耐性を持ち,簡易な回路で算術演算を実現するストカスティック数による演算手法が注目されている.値の等しいストカスティック数が複数現われる演算回路では,ストカスティック数を複製する必要がある.ところが,複製により非独立なストカスティック数を生成すると,目的の演算結果が得られないため,いかに独立性の高いストカスティック数を複製するかが,最大の問題である.本稿では,非独立なストカスティック数の複製を防ぐため,乱数によるビット並び替えに基づくストカスティック数複製器を提案する.提案するストカスティック数複製器では,乱数を導入し,乱数に応じてバッファされたストカスティック数のビット列を並び換えることで入力ストカスティック数と値の等しい,独立なストカスティック数を複製する.複数個のストカスティック数の複製器を持つ演算回路を実装 ・ 評価した結果,再収斂のある回路では,提案手法は既存手法と比べ出力の平均二乗誤差 (MSE) を 54 % 削減した.