著者

稲益 秀成 船井 遼太朗 中島 康彦

出版者

The Institute of Electronics, Information and Communication Engineers

雑誌

電子情報通信学会論文誌 D (ISSN:18804535)

巻号頁・発行日

vol.J105-D, no.12, pp.725-735, 2022-12-01

---

我々が開発した,CPUの構造に基づくリニアアレー型CGRAは,汎用プロセッサ上でのアルゴリズムのデバッグが容易であること,配置・配線の探索空間が小さくコンパイルが高速であることが特徴である.そこで,これらの特徴を活かしたJust-in-Time実行環境を開発した.これにより,様々なPE数の環境において,最適なマッピングを動的に生成できる.代表的なDCNNの行列積と畳み込み誤差逆伝播処理を評価した結果,JITコンパイル時間はわずか1~3秒であった.そして,行列サイズ2048 × 2048の場合,実行環境全体の実行時間に対するJITコンパイル時間は1.3%~22.18%となり,データサイズが大きい場合やカーネルが再利用可能な場合は,JIT方式の実行環境による高速化を確認できた.