著者
井上 一紀 高橋 渡 高橋 篤司 梶谷 洋司
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. VLD, VLSI設計技術
巻号頁・発行日
vol.97, no.577, pp.79-86, 1998-03-06
被引用文献数
8

各レジスタのクロック到達時刻を適切に決定することができれば, クロック周期をレジスタ間の最大遅延時間よりも小さくすることが可能である.本稿では, Elmore遅延モデルを用い, 与えられたクロックスケジュールを実現するクロック木配線アルゴリズムを提案する.本手法は, deferred-merge-embedding(DME)法を採用しており, クロック木のトポロジーの生成と, 中間バッファの挿入及びサイジングを同時に行う.本手法により, ランダムに生成されたクロックスケジュールに対しては, ゼロスキュー配線よりもやや大きな配線長で, なだらかに生成されたクロックスケジュールに対しては, ゼロスキュー配線とほぼ同等の配線長でクロック配線を実現できることを実験により示す.

言及状況

Twitter (1 users, 1 posts, 0 favorites)

こんな論文どうですか? 準同期式回路におけるスケジュールクロック木の構成(井上 一紀ほか),1998 http://t.co/j9QDy6Xi

収集済み URL リスト