著者

三輪 佳子 福田 浩一 坂倉 宏 林 洋一 甲斐 和彦 黒田 茂樹 西 謙二

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術

巻号頁・発行日

vol.95, no.231, pp.55-62, 1995-09-14

被引用文献数

1

---

GUIベースの統合プロセス/デバイス/回路シミュレーションシステムUNISAS-Xを開発した。シミュレータを含む各種プログラムを用途に応じて自在に組み合わせて計算を行なうことの出来るフレキシブルなシステムである。多重の条件によるシミュレーションを行なって多数の計算結果の比較をする作業も容易である。オンラインマニュアルも完備した。また、シミュレーションに熟練していないユーザやデバイスそのものに関する知識にまだ乏しい初心者ユーザでも、シミュレーションを容易に行なったりデバイスに関する学習を行なえるように、エキスパートシステムを搭載した。さらに開発者によるメンテナンスの容易さをも考慮した。

著者

鈴木 一哉 吉田 たけお 三浦 幸也

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術

巻号頁・発行日

vol.96, no.425, pp.41-48, 1996-12-13

参考文献数

10

---

本稿では設計されたハードウェアの構造がその動作仕様を満たしているかどうかを検証する方法を提案する.従来の検証法で用いられている一階述語論理は再帰的な表現ができないため,順序回路を含むようなハードウェアを表現できない.本稿では高階述語論理を用いることによってこの問題を解決する.本稿ではまず仕様である動作記述およびその設計である構造記述をそれぞれ高階述語論理式に変換する方法を示す.仕様記述および設計記述を表す論理式から"設計が仕様を満たしている"という意味を表す論理式を作り,この論理式を証明することによって検証を行なう.さらに本稿ではこの論理式を定理証明系を用いて証明する際の手順も示す.

著者

鉄川 彰吾 宮本 誠也 大竹 哲史 中村 芳行

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.114, no.328, pp.251-256, 2014-11-19

---

LSIの製造テスト工程には,ウェハテスト,パッケージテスト,バーインテストなどがある.バーインテストには特に費用がかかるため,これとは別の方法で劣化テストを代替できればテストコストを大幅に削減できる.本研究では,過去のLSIのバーインテスト結果を含む製造テストデータを用いてバーイン不良を学習し,新たに製造テストを行うLSIのバーイン直前までのテストデータからバーイン不良を予測する.製造テストデータには,ロット間,ウェハ間,ウェハ座標,テスト装置等による製造ばらつきや測定ばらつきがある.本稿では,クラスタ分析を用いてクラスタ内でのばらつきを緩和し,クラスタ毎に学習することにより予測精度の向上ができることを示す.

著者

松本 仁

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.102, no.608, pp.43-47, 2003-01-21

参考文献数

8

被引用文献数

10

---

FPGAは近年ゲートアレイ市場を凌駕し,半導体の微細化に伴なう開発費の高騰,製造期間の長期化もあり製品を構築する上でキーデバイスになっている.また、FPGAの内部にCPUコア,各種I/Oインターフェースの採用によりSoCに対峙しSoPD (System on a programmable Device)と呼ばれるまで進化をしてきている.

著者

田辺 亮 山崎 隆浩 芦澤 芳夫 岡 秀樹

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.104, no.322, pp.21-26, 2004-09-21

---

sub-100nm領域の極微細MOSFETにおいては,従来のDrift-Diffusion輸送モデルで完全に記述するのは難しく,モンテカルロ法による解析が注目されている.最近ではFinFET,TriGate FETなどNon-Planarデバイスが非常に注目されており,これらは従来の2次元シミュレーションでの解析は難しい.そこで,我々は富士通製モンテカルロ・シミュレータFALCONを3次元に拡張し,マルチゲートデバイスの検討を行った.第一原理擬ポテンシャルバンド計算プログラムと結合することにより,歪みSiの計算を行い,さらに,Bohmポテンシャルを用いる量子補正により量子効果の計算も同時に可能にした.

著者

ウッディンM. メスバ 山下 源 曹 ユン 安浦 寛人

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.100, no.473, pp.101-106, 2000-11-23

---

本論文では, 動作記述中の各変数に有効ビット幅のアクセス頻度を用いて, システムのパフォーマンスとコストが最適となるデータパス幅を設計の早い段階で見積もる手法を提案する.この手法を用いることで, シミュレーションとデータパス幅の変更を繰り返すことなく, システムデータパス幅を決定することができる.実験では, MPEG2ビデオデコーダのコストとパフォーマンスを考慮してシステムのデータパス幅を決定し, プロセッサシステムのデータパス幅を最適化した.

著者

梶谷 洋司

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.106, no.548, pp.61-66, 2007-03-01

被引用文献数

8

---

平面配線領域を信号ピンを点とするグラフでシミュレートし、点に仮想ポテンシャルを与えて電界を生成し、付随する等ポテンシャル線をポテンシャル勾配を表す枝で制御して配線経路として使う新しい配線パラダイムを提供する。本文の前半では、このモデルをグラフ理論的に解明する。後半ではこのグラフが配線を一意に決める枠組みを提案する。等ポテンシャル線は「存在する、切れない、交わらない」ので配線は等ポテンシャル線の選択作業である。また配線の切断や制限が考察の対象である奇体な配線アルゴリズムである。無限の配線多様性を備えたField-Unprogrammable-Pin-Array(FUPA)と呼べるアーキテクチャーである。また配線の本質的困難と考えられている配線順序依存性から脱却している。

著者

齊藤 正人 日野杉 充希 恒川 佳隆 三浦 守

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.99, no.108, pp.83-90, 1999-06-11

被引用文献数

1

---

本稿では,冗長2進表現に基づく極めて高速な加減算器の構成法を提案する.そのためにまず,これまで行われてこなかった減算器に対する検討を行い,その計算規則を提案する.この規則から冗長2進数の表現法の1つである1桁2ビット/3ビット混合表現を用いて加算器と処理速度が等しい減算器を構成し,さらにこの減算器から処理時間を変えずに加減算器へと拡張させる.そして,論理式からゲート数および遅延時間の算出を行う。最後に,VLSI設計システムPARTHENONを用いてVLSI評価を行う.その結果,従来の符号変換器を用いた構成に対してハードウェア量の増加を抑えつつ高速な加減算器が実現できることを明らかにする。

著者

米本 明弘 久門 尚史 後藤 雅典 奥村 浩士

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.102, no.609, pp.19-24, 2003-01-22

参考文献数

13

被引用文献数

2

---

グレイコードによる上位ビットからの四則演算アルゴリズムを提案する.これまでグレイコードはさまざまな応用で用いられてきたが,グレイコード上の算術演算アルゴリズムについては加減算について報告されているだけである.グレイコードの特徴であるその位相構造は,上位ビットからの演算に利用できる,通常,上位ビットからの演算には冗長数が用いられるが,グレイコードを用いると一意的な演算結果を得られる.

著者

安川 博 足立 整司 畑 雅恭 内匠 逸

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.101, no.143, pp.183-187, 2001-06-21

参考文献数

6

---

地殻変動により地殻から放射される電磁波は地殻変動から発生する地震などの前兆として観測されることがしられている.筆者らは検出法として信号処理による方法を提案しており、更に性能改善の方法について検討した.本稿ではこの地殻放射電磁波に対する前兆を検出するための手法について提案を行なった.観測信号は通常、熱帯地方での大気放電等のため背景雑音を伴っている.全国40箇所以上の観測地点からの得られる地震による電磁波放射データから地殻異常電磁波として検出する.将来の予知システム構築にも有効な聴覚的ディスプレイについても述べる.

著者

宇丹 裕一朗 稲木 雅人 永山 忍 若林 真一

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.111, no.450, pp.115-120, 2012-02-28

参考文献数

7

---

バイオインフォマティクスやデータベース検索で使用されている近似文字列マッチングにおいて,より高度なマッチングを行うため,正規表現を扱うシストリックアルゴリズムとそのFPGA実装法が提案されている.しかし,このFPGA実装では,DNAの配列検索などに必要な長いパターンを扱うことができない.そこで本研究では,スケーラブルな処理が可能なGPU上での近似正規表現マッチングの高速解法を提案する.また,FPGA実装と比較することで近似正規表現マッチングをGPU上で実装することの有用性を検証する.実験の結果,CPUと比較してFPGA実装が8.3倍,GPU実装が2.9倍高速に実行できることが分かった.特に,パターン長が3200以上の場合,CPUと比較してGPU実装では18倍以上の高速化ができた.また,FPGA実装ではパターンの文字数がFPGAの規模に制限されるのに対し,GPU実装ではFPGA実装よりも長いパターンを容易に扱えることを確認した.

著者

リ シューティン ヤン タン 高島 康裕 村田 洋

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.108, no.23, pp.7-12, 2008-05-02

---

IP再利用等においては,利用するIPの特性を考慮して設計を行う必要がある.特にフロアプランにおいては,近傍の配線の状況の影響を受けやすいIPは障害物として考慮する必要がある.しかし,従来のHPWL方式では,障害物の考慮を評価中に組み込むのは不可能であった.本稿では,ヤンらが[5]において提案した手法を基に,障害物を考慮した最小配線長評価アルゴリズムの改良を検討し,より実用的な近似手法を提案する.実験により,提案手法がHPWL評価手法と比較して,数倍程度の時間で実現できることを確認した.

著者

坂主 圭史 廣森 聡仁 今村 多一郎 岡本 潤也 稗田 拓路 武内 良典 今井 正治 北道 淳司 東野 輝夫

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.109, no.201, pp.45-50, 2009-09-17

被引用文献数

4

---

多数の負傷者が同時に発生する災害現場では,短時間で多くの負傷者を処置し医療機関へ搬送するために,紙製のタッグが用いられている.紙製のタッグを用いたトリアージは,最新の負傷者の状態を反映できない.そこで,負傷者に生体情報を収集する機器を装着し,無線ネットワークで負傷者の生体情報をリアルタイムで監視する災害医療支援ネットワークが提案されている.本稿では,災害医療支援ネットワークにおいて使用し,比較的軽傷な負傷者に装着して生体情報を収集する軽傷者用負傷者端末について提案する.

著者

室谷 友和 橋本 匡史 高林 宏忠 黒木 修隆 沼 昌宏

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.100, no.36, pp.17-23, 2000-05-05

---

内部の論理を電気的に書替え可能なLSIであるFPGAとメモリから構成された汎用エンジンRM-V(Reconfigurable Machine-V)を対象とする, 高位合成システムRMAC-V(Reconfigurable Machine Application Compiler for RM-V)を開発した。本システムでは, C言語による動作記述を入力し, RTレベルのVHDL記述を合成する。アプリケーションのメモリ・アクセスに要するクロック数を削減するために, マルチクロック・スケジューリングと行アドレスの先行入力を提案している。WTE(Wavelet Transform Engine)を用いた実験の結果, 従来手法と比較して総クロック数が33%削減される効果が確認された。

著者

味元 伸太郎 水口 貴之 橘 昌良

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.105, no.57, pp.13-17, 2005-05-12

被引用文献数

7

---

本論文では、加算器の形式別の消費電力・面積・速度の比較結果について報告する。今回報告する加算器の形式は、Ripple carry adder, Carry look-ahead adder, Carry select adder, Carry skip adder, Carry save adder, Hybrid adderの6形式である。形式別に加算器を設計し、速度、面積、消費電力についてシミュレーションを行うことにより、システムを構築する際に最も適した演算形式を選択するための参考データを得る。

著者

永田 真

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.108, no.23, pp.1-6, 2008-05-02

---

デジタルシステムの高速・低消費電力化に向けて、低電圧動作、細粒度な電源ドメイン管理、動的な電圧・周波数制御の導入が進むが、その実装にはダイナミック電源ノイズの考慮が欠かせない。高精度・低電圧なアナログIPの開発においては、基板ノイズにさらされるSoC環境下で性能を発揮する設計が求められる。LSI搭載システムのEMC性能を高めるためには、チップとボードで連携した低ノイズ化設計が必須になる。本稿では「LSIにおけるノイズ問題」に焦点をあて、LSI設計に役立つノイズの知識獲得と、インテグリティを指向する設計技術に向けた取り組みについて紹介する。

著者

西田 崇 新村 正明 不破 泰

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術

巻号頁・発行日

vol.98, no.625, pp.9-16, 1999-03-04

---

本研究では, 産業用機械のシーケンス制御を従来のプログラマブルコントローラを用いる代わりに, FPGAを利用したシーケンス制御用ハードウェアを設計使用する方法について提案する. FPGAを使用することにより,制御の高速化,大規模化,迅速なシーケンスの切り替えなどが可能となる.FPGAにディジタル回路を実現するには,ハードウェア記述言語を用いて記述する方法が一般的になりつつあるが,ユーザが容易にシーケンスを記述できるよう,ぺトリネット及びラダー図で記述したシーケンスをハードウェア記述言語に自動変換するツールを作成した.本ツールの変換方法として,関数形言語と呼ばれる中間言語を間に介することで,処理の簡略化や各記述手法の相互変換が可能となる.このツールを用いて実際にシーケンスモデルを制御し,その有効性を確認した.

著者

佐久真 源太 島尻 寛之 吉田 たけお

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.103, no.145, pp.109-114, 2003-06-20

被引用文献数

4

---

本稿では,パス遅延故障のテストに用いられている2パターンテストの考えを応用した,パス遅延故障を検出可能な順序回路の構成法について示す.パス遅延故障は順序回路のレジスタの値に影響を及ぼすことから,レジスタの値を観測することにより,パス遅延故障を検出することが可能と考えられる.そこで本稿では,順序回路に対するパス遅延故障の検出条件について検討する.また順序回路に対して,この条件を満たす状態遷移図や状態割り当ての方法を提案する'さらに,提案した方法を用いたパス遅延故障を検出可能な順序回路の設計例を示す.

著者

粟野 皓光 清水 裕史 筒井 弘 越智 裕之 佐藤 高史

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.111, no.324, pp.85-90, 2011-11-21

---

ランダムテレグラフノイズ(Random Telegraph Noise: RTN)は微細デバイスの信頼性や回路特性に関わる物理現象であり,様々なモデル化手法が提案されている.閾値電圧の変動幅と変動時定数は,種々のモデルに共通する特に重要なパラメータであるが,測定データからこれらを求めることは困難な課題となっている.本研究では,キャリアの捕獲と放出の過程を統計的モデルとして表現し,マルコフ連鎖モンテカルロ法(MCMC)を用いて各パラメータをベイズ推定する手法を提案する.人工的に生成したRTN信号に提案手法を適用し,良好な結果が得られたが,実測信号については課題も見られた.

著者

小原 俊逸 史 又華 戸川 望 柳澤 政生 大附 辰夫

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.107, no.506, pp.25-30, 2008-02-27

被引用文献数

5

---

本稿ではASIPを対象としたハードウェア/ソフトウェア協調合成システムにおける命令メモリビット幅削減に基づく低エネルギー化手法を提案する。VLIW型プロセッサは並列に命令を発行可能だが,命令メモリのビット幅が長くなり,消費電力・消費エネルギーを無駄に増加させてしまう.したがって,VLIW型プロセッサの命令メモリのビット幅の削減は,高性能でエネルギー効率の高いプロセッサを実現可能にすると考えられる.命令メモリのビット幅は命令エンコーディング形式に依存し,それはオペコードとオペランド群で構成される.オペコードのビット幅は命令セットにおける命令数に,オペランドのビット幅は汎用レジスタ数に依存する.また,我々はオペコードのビット幅を削減するために,結合命令の概念を導入した.結合命令は各VLIWスロットで同時に発行される複数の命令を1つの命令として取り扱った命令である.我々は,オペコードビット幅削減アルゴリズム,オペランドビット幅削減アルゴリズム,エネルギー最小化アルゴリズムの3つのアルゴリズムで構成されるASIP合成システムを構築した.実験結果では,メモリを含むプロセッサ全体で,9%〜12%の消費エネルギーを削減することを確認した.