著者
山道 新太郎 ルセシェール ピエール イブ
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス
巻号頁・発行日
vol.95, no.194, pp.9-16, 1995-07-27
参考文献数
8

ECR MOCVD法による高誘電率SrTiO_3薄膜と反応性エッチングにより加工したRuO_2/TiN下部電極を用いてGb世代のDRAMに対応可能なキャパシタ技術を開発した。Sr(DPM)_2とTi(i-OC_3H_7)_4を原料とし酸素をECRプラズマで励起することにより、450℃という低温で膜厚40nm、誘電率150のSrTiO_3膜を作製した。またO_2にCl_2を10%程度混合することにより150nm/minのエッチング速度で0.2μmサイズのRuO_2電極が作製できることを見出した。高さ500nmのRuO_2/TiNスタック電極上のSrTiO_3膜のステップカバレッジは50%と良好で、3次元構造をした電極の側面を利用すれば1Gbit DRAM相当のサイズでも25fF/cellが達成できることがわかった。

言及状況

Twitter (1 users, 2 posts, 0 favorites)

こんな論文どうですか? ECR-MOCVD法によるSrTiO_3薄膜とRIE加工によるRuO_2/TiN電極を用いたGbit級DRAM用キャパシタ作製技術(山道 新太郎ほか),1995 http://id.CiNii.jp/N3A5L
こんな論文どうですか? ECR-MOCVD法によるSrTiO_3薄膜とRIE加工によるRuO_2/TiN電極を用いたGbit級DRAM用キャパシタ作製技術(山道 新太郎ほか),1995 http://id.CiNii.jp/N3A5L

収集済み URL リスト