Ceek.jp Altmetrics (α ver.)
文献ランキング
合計
1ヶ月間
1週間
1日間
文献カレンダー
新着文献
すべて
2 Users
5 Users
10 Users
新着投稿
Yahoo!知恵袋
レファレンス協同データベース
教えて!goo
はてなブックマーク
OKWave
Twitter
Wikipedia
検索
ウェブ検索
ニュース検索
ホーム
文献詳細
1
0
0
0
先端CMOS向けHigh-k/メタルゲートスタック技術
著者
奈良 安雄
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス
(
ISSN:09135685
)
巻号頁・発行日
vol.106, no.138, pp.89-92, 2006-06-26
CMOSデバイスの更なる性能向上に対しては、従来のような微細化技術のみでは既に限界に来ており、歪シリコン技術、メタルゲート技術、High-kゲート絶縁膜技術、薄膜ボディSOI、マルチゲート構造などの新しい技術の導入と共にスケーリングを行っておく必要がある。これらの中でもゲート電極とゲート絶縁膜技術(ゲートスタック技術)は今後の微細化CMOSにおける共通の課題であると思われる。本講演では、今後のゲートスタック技術としてHigh-kゲート絶縁膜とメタルゲート電極を取り上げ、最近の開発成果について述べる。
言及状況
変動(ピーク前後)
変動(月別)
分布
はてなブックマーク
(1 users, 1 posts)
[study][report][2008後期][半導体プロセス工学]
収集済み URL リスト
https://ci.nii.ac.jp/naid/110004813201/
(1)