Ceek.jp Altmetrics (α ver.)
文献ランキング
合計
1ヶ月間
1週間
1日間
文献カレンダー
新着文献
すべて
2 Users
5 Users
10 Users
新着投稿
Yahoo!知恵袋
レファレンス協同データベース
教えて!goo
はてなブックマーク
OKWave
Twitter
Wikipedia
検索
ウェブ検索
ニュース検索
ホーム
文献詳細
1
0
0
0
高速かつ低消費電力な全加算器(研究速報)
著者
原田 津
範 公可
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会論文誌. A, 基礎・境界
(
ISSN:09135707
)
巻号頁・発行日
vol.91, no.9, pp.915-918, 2008-09-01
本論文では,フルスイング出力するXNOR回路を用いた10トランジスタ全加算器を提案する. 0.18μm CMOSプロセスを用いて,HSPICEによるプレレイアウト及びポストレイアウトのシミュレーションを行った上性能を評価した.従来全加算器と比較した結果,提案全加算器は遅延及び消費電力がともに大きく改善された.
言及状況
変動(ピーク前後)
変動(月別)
分布
Twitter
(1 users, 1 posts, 0 favorites)
こんな論文どうですか? 高速かつ低消費電力な全加算器(研究速報),2008 http://ci.nii.ac.jp/naid/110007384702 本論文では,
収集済み URL リスト
https://ci.nii.ac.jp/naid/110007384702
(1)