著者

鉄川 彰吾 宮本 誠也 大竹 哲史 中村 芳行

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.114, no.328, pp.251-256, 2014-11-19

---

LSIの製造テスト工程には,ウェハテスト,パッケージテスト,バーインテストなどがある.バーインテストには特に費用がかかるため,これとは別の方法で劣化テストを代替できればテストコストを大幅に削減できる.本研究では,過去のLSIのバーインテスト結果を含む製造テストデータを用いてバーイン不良を学習し,新たに製造テストを行うLSIのバーイン直前までのテストデータからバーイン不良を予測する.製造テストデータには,ロット間,ウェハ間,ウェハ座標,テスト装置等による製造ばらつきや測定ばらつきがある.本稿では,クラスタ分析を用いてクラスタ内でのばらつきを緩和し,クラスタ毎に学習することにより予測精度の向上ができることを示す.