著者

山本 真晴 Anh-TuanHoang 小出 哲士

雑誌

研究報告システムとLSIの設計技術(SLDM)

巻号頁・発行日

vol.2014, no.18, pp.1-6, 2014-11-19

---

研究では,先進運転支援システム (ADAS) のためのコンパクトなハードウェアに実装可能で,リアルタイム (15~30fps) 処理可能な,速度標識認識処理における数字認識部分のハードウェア向けアルゴリズムと FPGA アーキテクチャの開発である.提案手法では,まず入力画像から速度標識候補領域の検出を行い,簡単な算術・論理演算で抽出可能な特徴量を用いることにより,FPGA 実装によるリアルタイムな速度標識認識を可能にした.また,認識精度については,昼間の標識で 99%以上,夜間 (雨天の夜間を含む) の難しい場合に対しても 94.2%の認識率を達成した.In this paper, we propose a hardware-oriented speed traffic-sign recognition algorithm and its FPGA architecture in which real-time processing is possible for Advanced Driving Assistant System (ADAS). The proposed algorithm performs the sign detection using binary images, which are converted from a grayscale input images. The proposed method enables real-time speed sign recognition for FPGA implementation by using run lengths of pixel within a candidate region and black and white pixel-histograms in the region which are easily calculated by simple arithmetic and logical operations. From the experimental results, the proposed method achieves the recognition accuracy up to more than a 99 % in daytimes and up to a 94.2 % at nights including rainy night situations.