著者

上村 恭平 森 彰 藤原 賢二 崔 恩瀞 飯田 元

雑誌

情報処理学会論文誌 (ISSN:18827764)

巻号頁・発行日

vol.59, no.4, pp.1225-1239, 2018-04-15

---

ハードウェア記述言語は,Field Programmable Gate Array(FPGA)開発などで回路の構造を定義するために用いられる言語である.近年のFPGAの利用拡大により,ハードウェア記述言語(HDL)を用いた回路開発の効率化が課題となっている.そこで,我々はソースコード中の重複あるいは類似したコード片であるコードクローンに着目した.ソフトウェアにおいて,コードクローンは開発効率を低下させる一因として研究されている.本論文では,代表的なHDLであるVerilog HDLを対象としたコードクローン検出手法を提案し,コードクローンの特徴について調査した結果について述べる.提案するコードクローン検出手法は,Verilog HDLのソースコードに簡単な変換を適用することで,既存のツールを用いてコードクローンを検出する.評価の結果,提案手法は90%以上の精度でコードクローンを検出できた.また,提案手法を用いてコードクローンの量と複雑さについて分析した結果,CやJavaと同様にコードクローンが存在し,支援を要することが確認された.ソフトウェアと同様に,Verilog HDLのコードクローンに対しても同時編集支援やドキュメント化などの管理は有用である.一方で,Verilog HDLにおけるコードクローンはリファクタリングによる集約を行う場合に回路性能とのトレードオフを考慮する必要がある.