著者

佐藤 正幸 中村 次男 畠中 浩行 冬爪成人 笠原 宏 田中 照夫

雑誌

情報処理学会論文誌 (ISSN:18827764)

巻号頁・発行日

vol.48, no.2, pp.868-879, 2007-02-15

---

次世代集積回路の規模は数十から数百のIP コアからなると予測されており,IP コアの流通が不可欠となる.しかし,製造元の異なる多種多様なIP コアの仕様を理解して集積化および各IP コアを使用することは非常に困難である.また,ますます高精度化する処理データに対し,柔軟に対応しようとして,単にスケーラブルなアーキテクチャを用意しても,回路やソフトウェアの変更をともなうのでそのIP コアの詳細な仕様を理解することが不可欠となる.そのため,次世代の高集積回路においては多種多様なIP コア間インタフェースの標準化,再利用性,使用容易性および拡張性などが求められる.そこで,処理に必要なデータをIP コアに与えるとデータの長さに合った処理をIP コア内で判断し,結果を返すという,処理精度に対してスケーラブルなアーキテクチャを持ったIP コアの設計法を提案する.設計過程におけるスケーラビリティではなく,設計成果物としてのIP コアそのものがスケーラブルであり,外部からの制御をまったく必要とせず,かつ処理データの長さに制限されない,まさに完全自立形IP コアの実現である.これにより,以上に述べた諸問題がいかに解決できるかを,多くの多項式からなりモジュール化が困難であった楕円曲線暗号アクセラレータに,可変長鍵に対応可能なIP コアとして適用できることを示し,提案する設計法の有効性を検証している.