1 0 0 0 OA SR11000モデルH1におけるバリア同期の高速化手法
- 著者
- 中村 友洋 高山 恒一 青木 秀貴 松居 昭宏 助川 直伸
- 雑誌
- 情報処理学会研究報告計算機アーキテクチャ(ARC)
- 巻号頁・発行日
- vol.2003, no.119(2003-ARC-155), pp.69-74, 2003-11-27
共有メモリ型計算機において高い並列実効性能を実現するには,並列処理の起動終結時のバリア同期オーバーヘッドを低減することが重要である。ノードを構成する複数のマイクロプロセッサを一斉にしかも高速に起動させる協調型マイクロプロセッサ機構により高い並列実効性能を達成したスーパーテクニカルサーバSR8000の後継シリーズの初代モデルであるSR11000モデルH1は,キャッシュシステムを利用したソフトウェアによるバリア同期方式により,高速なバリア同期処理を実現することで,高い並列実効性能を達成する。本稿では高速バリア同期方式の概要とその高速化手法について述べ,SR11000モデルH1による性能評価結果を紹介する。
1 0 0 0 OA SR11000モデルH1における高精度性能分析手法
- 著者
- 松居 昭宏 助川 直伸 高山 恒一 青木 秀貴 中村 友洋
- 雑誌
- 情報処理学会研究報告計算機アーキテクチャ(ARC)
- 巻号頁・発行日
- vol.2003, no.119(2003-ARC-155), pp.81-86, 2003-11-27
大規模な科学技術計算アプリケーションは,一般に高いメモリ性能を要求する。これに対し,スーパーテクニカルサーバSR11000モデルH1では,高性能なメモリシステムの設計を行った。新しい設計における同機のアプリケーション特性を知るため,メモリに対する負荷を定量化する性能分析手法を開発した。SR11000モデルH1における評価の結果,本手法によりアプリケーション特性を高精度に定量化することが可能であり、また、得られた特性がアプリケーションのチューニング指標としても有効であることを確認した。
1 0 0 0 OA SR11000モデルH1のノード構成とスケーラビリティ評価
- 著者
- 青木 秀貴 高山 恒一 中村 友洋 松居 昭宏 助川 直伸
- 雑誌
- 情報処理学会研究報告計算機アーキテクチャ(ARC)
- 巻号頁・発行日
- vol.2003, no.119(2003-ARC-155), pp.75-80, 2003-11-27
POWER4+プロセッサによる8CPU超のSMPノードでは,各CPUがL2キャッシュミスを起こした際に発行するスヌープ要求同士の競合により,性能低下が発生する。このスヌープ競合の影響を評価した結果,スヌープ競合の発生しない8CPU構成と比べ,24CPU構成/32CPU構成ではアプリケーション実行時にそれぞれ平均20%/27%の性能低下を起こすのに対し,16CPU構成では平均10%の性能低下にとどまり,CPU数に対する高い性能スケーラビリティを実現できることがわかった。この結果に基づき,SR11000モデルH1のノードを16CPU構成とした。