- 著者
-
青木 秀貴
高山 恒一
中村 友洋
松居 昭宏
助川 直伸
- 雑誌
- 情報処理学会研究報告計算機アーキテクチャ(ARC)
- 巻号頁・発行日
- vol.2003, no.119(2003-ARC-155), pp.75-80, 2003-11-27
POWER4+プロセッサによる8CPU超のSMPノードでは,各CPUがL2キャッシュミスを起こした際に発行するスヌープ要求同士の競合により,性能低下が発生する。このスヌープ競合の影響を評価した結果,スヌープ競合の発生しない8CPU構成と比べ,24CPU構成/32CPU構成ではアプリケーション実行時にそれぞれ平均20%/27%の性能低下を起こすのに対し,16CPU構成では平均10%の性能低下にとどまり,CPU数に対する高い性能スケーラビリティを実現できることがわかった。この結果に基づき,SR11000モデルH1のノードを16CPU構成とした。