著者
森本 喬 小林 良太郎 杉原 真
雑誌
組込みシステムシンポジウム2011論文集
巻号頁・発行日
vol.2011, pp.12-1-12-10, 2011-10-12

近年の集積回路の微細化に伴い,ソフトエラーと呼ばれる現象の発生が増加している.特に SRAM であるキャッシュはソフトエラーに対して脆弱であり,ソフトエラー耐性の向上が必要となる.メモリ回路のソフトエラー耐性向上手法として,誤り訂正符号 (ECC) 技術がしばしば用いられる.ECC の使用はメモリ回路においてアクセスレイテンシの増加を伴う.アクセスレイテンシの増加は,キャッシュを搭載した高い性能が要求される組込みシステムでは許容できない.本研究では,キャッシュのアクセスレイテンシを増加せずに,ECC 技術を適用したスクラッチパッドメモリ (SPM) を用いるソフトエラー耐性向上手法を提案する.計算機実験により,SPM 未実装時と比較して最大 72% のソフトエラー耐性向上を確認した.