著者

神宮 健吾 大津 金光 大川 猛 横田 隆史

雑誌

研究報告システム・アーキテクチャ(ARC) (ISSN:21888574)

巻号頁・発行日

vol.2018-ARC-231, no.16, pp.1-6, 2018-06-07

---

現在,マルチコアプロセッサが広く普及しており,スレッドレベル並列処理によるプログラムの高速化が可能となっている.一方,その性能を活用するためには並列化された機械語プログラムが必要であるが,数多くの逐次処理機械語プログラムが存在しており,それらはマルチコアプロセッサの性能を活かせないままである.これらをマルチコアプロセッサ上で高速化するためには, ソースコードの並列化と再コンパイル処理という追加的なコストが必要となる.この問題に対して,機械語プログラムをバイナリ変換によって直接並列化する手法が有効である.これを背景に,我々は逐次機械語プログラムから,最適化された並列処理コードへ変換する自動並列処理システムを開発している.本稿では,機械語プログラムをコンパイラ基盤 LLVM の中間表現コードへと変換し,中間表現レベルでの並列化処理において,解析とコード生成を分離するためのインターフェースとなる並列化指示文とそれに基づく並列処理コード生成機能を実現する.プロトタイプの実装を用いた実験により,シングルループの並列化指示文と並列処理コード生成機能により並列の中間表現コードが生成できることを確認した.