- 著者
-
藤崎 浩一
友枝 裕樹
三宅 秀享
駒野 雄一
新保 淳
川村 信一
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会技術研究報告. ISEC, 情報セキュリティ (ISSN:09135685)
- 巻号頁・発行日
- vol.104, no.200, pp.95-102, 2004-07-14
暗号機能を搭載した機器に対して,暗号演算時の消費電力や演算時間などを用いて鍵情報を導出するサイドチャネル攻撃の研究が盛んに行われている.サイドチャネル攻撃に対する標準的な実験評価環境がないために,提案されている攻撃手法および対策の有効性を統一的に評価することが難しいという問題点があった.(財)日本規格協会情報技術標準化研究センター(INSTAC)耐タンパー性調査研究委員会では,平成15年度に8bitCPUを対象としたサイドチャネル攻撃の標準的プラットフォームの仕様を策定し,インターネットを通じて公開している[1].本稿では,このプラットフォームの仕様を説明し,さらに本プラットフォームを用いてDESに対する差分電力攻撃(Differential Power Analysis)の実証実験を行った結果を報告する.