著者

永井 貴博 吉田 仁 黒田 久泰 金田 康正

雑誌

情報処理学会論文誌コンピューティングシステム(ACS) (ISSN:18827829)

巻号頁・発行日

vol.48, no.SIG13(ACS19), pp.214-222, 2007-08-15

---

並列計算機の性能向上や数値計算法の進展は,大規模科学技術計算における大きな鍵となっている。特に浮動小数点数における演算においては、計算規模が増すに従ってより多くの計算量を必要とし、計算誤差も増大する。そのために、倍精度演算より有効桁数が多い 4 倍精度演算の必要性が高まってきており注目されている。4 倍精度数の表現には、倍精度浮動小数点数を 2 つ用いて表される 128 ビットデータ型があるが、SR11000 モデル J2 上の Hitachi 最適化コンパイラにおいて、4 倍精度演算は 2 つの倍精度データ型を用いてソフトウェアによって実現されており、倍精度演算に比べより多くの計算回数を必要とする。そこで本研究では、SR11000 モデル J2 上の Hitachi 最適化コンパイラを用いて 4 倍精度演算を定量的に解析し、FMA 命令 (Fused Multiply-Add) を用いて演算回数を削減することによって高速化を行い、最大で約 1.5 倍の高速な 4 倍精度積和演算を実現した。