著者

山田遼平 堀場匠一朗 井出源基 橋本高志良 津邑公暁

雑誌

研究報告計算機アーキテクチャ(ARC)

巻号頁・発行日

vol.2014-ARC-208, no.23, pp.1-9, 2014-01-16

---

マルチコア環境における並列プログラミングでは,一般的にロックを用いて共有リソースへのアクセスを調停する.しかし,ロックには並列性の低下やデッドロックの発生などの問題があるため,これに代わる並行性制御機構としてトランザクショナルメモリ (TM) が提案されている.これをハードウェアで実現する HTM では,一般的にアクセス競合が発生した場合にトランザクションの実行を停止する必要があるため,一時的に並列度が低下してしまう.そこで本稿では,競合が発生したとしてもトランザクションの実行を停止させず,競合相手がコミットまで到達すると仮定して投機的に実行を継続することで並列度を増大させる手法を提案する.評価の結果,既存手法に比べて,最大 9.63%,16 スレッドで平均 1.74% の実行サイクル数の削減を確認した.

著者

濱田剛

雑誌

研究報告計算機アーキテクチャ(ARC)

巻号頁・発行日

vol.2012-ARC-199, no.12, pp.1-24, 2012-03-20

---

本論文では AMD/ATI Radeon HD 5870 を用いた GPU クラスタである DEGIMA における LINPACK ベンチーマーク消費電力性能について評価結果を紹介する.HD 5870 GPU はプログラム実行中に電圧・動作周波数を調整することが可能である.DEGIMA では LINPACK ベンチマーク実行中に電圧・周波数の調整を行わなかった場合 1.4698 GFlops/Watt であったものが,電圧・周波数の動的な調整を行った場合には 1.9658 GFlops/Watt まで向上することを確認した.

著者

細萱 祐人 遠藤 敏夫 松岡 聡

出版者

一般社団法人情報処理学会

雑誌

研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)

巻号頁・発行日

vol.2009, no.14, pp.85-90, 2009-02-19

---

近年,大規模計算機の消費電力のうち,メモリが占める割合が増加している.これはノードに大容量の DRAM が搭載されていることに起因しており,この DRAM の容量を小さくすることで省電力化が実現できる可能性がある.我々はスワップデバイスに FLASH メモリを使用したメモリシステムを提案しており,このシステムではアプリケーションによっては,スワップを起こしてでも電力コストの大きい DRAM の容量を小さくすることでエネルギーの削減が図れることがわかっている.しかし,エネルギーを最小とするメモリ容量はアプリケーションや問題サイズによって異なるため,アプリケーションの実行時にメモリアクセスを観察し,動的に設定する必要がある.我々は,メモリ容量を動的に変化することのできる DRAM の使用を前提とし,その選択可能なメモリ容量すべてで実行した場合のエネルギーを同時に推定する手法を提案し,エネルギーを削減する行う手法を示す.シミュレーションの結果,スワップを起こさないようにメモリ容量を選択した場合と比較して, 8% の実行時間の増加で, 25% のエネルギー削減ができることを示した.Recently, memory system is getting one of the most power consuming parts in high performance computers. This is mainly because computers are equipped with larger capacity of DRAM than applications actually need, thus there is an opportunity for reducing power by decreasing the capacity. We have already proposed a system that uses FLASH memory for the swap device, and shown that decreasing DRAM can reduce the energy with some applications, even if it causes page swapping. In such systems, the best capacity of DRAM, which achieves the lowest energy consumption, depends on characteristics of applications and problem sizes, so it is challenging to find such a capacity. We propose an algorithm that monitors the memory accesses while applications are running and optimizes the memory capacity dynamically. Our algorithm assumes that capacity of DRAM system can be controlled dynamically, and estimates energy consumption with all selectable capacities of DRAM. Through our trace driven simulation, we show that the 25% of energy consumption can be reduced with performance loss of 8%.