著者
山岡 雅直
出版者
一般社団法人 電子情報通信学会
雑誌
電子情報通信学会 基礎・境界ソサイエティ Fundamentals Review (ISSN:18820875)
巻号頁・発行日
vol.11, no.3, pp.164-171, 2018-01-01 (Released:2018-01-01)
参考文献数
12

組合せ最適化問題を効率良く解くアーキテクチャとしてイジングモデルを用いたアニーリングマシンが提案されている.アニーリングマシンでは組合せ最適化問題を磁性体のスピンの挙動を表すイジングモデルに写像しその収束動作により問題を解く.アニーリングマシンを半導体回路を用いて実装したCMOSアニーリングマシンでは,確定的な動作と確率的な動作の組合せで効率的に解を求める.試作チップにより,組合せ最適化問題の近似解が効率的に求められることを確認するとともに,従来のノイマン形計算機を用いた場合に比べて電力効率が向上することを確認した.また,実用化する際に必要となる技術レイヤについても紹介する.

言及状況

外部データベース (DOI)

Twitter (3 users, 3 posts, 2 favorites)

組合せ最適化問題に向けた CMOSアニーリングマシン - J-Stage https://t.co/7fQOKsALjj
https://t.co/vvZ98dlZhC
CMOSアニーリングの詳しい解説 https://t.co/8MiITs2e1y

収集済み URL リスト