38 0 0 0 OA イメージセンサの3次元積層技術とアーキテクチャの進化
- 著者
- 大池 祐輔
- 出版者
- 一般社団法人 電子情報通信学会
- 雑誌
- 電子情報通信学会 基礎・境界ソサイエティ Fundamentals Review (ISSN:18820875)
- 巻号頁・発行日
- vol.15, no.1, pp.5-15, 2021-07-01 (Released:2021-07-01)
- 参考文献数
- 15
- 被引用文献数
- 5
電子の眼ともいわれるイメージセンサは,その技術進化によってカメラの性能を飛躍的に向上させて,私たちの現在の生活に欠かせないデバイスとなった.CCDイメージセンサの登場でビデオカメラの小型化に成功して以来,CMOSイメージセンサにおける列並列AD変換回路や裏面照射構造の開発によって,その市場は大きく拓かれた.本稿では,スマートフォン普及による小型・高機能化のニーズに応えたイメージセンサの三次元積層技術とアーキテクチャの進化,さらに今後の展望として画素並列回路アーキテクチャやエッジコンピューティングを統合するイメージセンサの技術動向を示す.
言及状況
外部データベース (DOI)
はてなブックマーク (1 users, 1 posts)
[Paper]
読みたいのに眠くて読めない・・・
Twitter (37 users, 43 posts, 148 favorites)
そうか、積層型CISより以前の裏面照射型CISでも支持基板に接続するという意味では積層構造なのか。で、現行の積層型CISではCu-Cu接合だけど、それ以前はTSV接続だった。
https://t.co/vEe9NySKhh https://t.co/rIMN3W44gw
J-STAGE Articles - イメージセンサの3次元積層技術とアーキテクチャの進化 https://t.co/fQxSNLZNcj
https://t.co/0UFtzbNQ9m 解説記事。Wide-IO くらいかな？ 512ビット幅の接続。
@sony_pixart2019 @R3000C @Ryohightech なるほど～ありがとうございます！
これとかで見るとアナログの面積結構大きいんですね...
7nmとかでやるとなるとこのアナログ部分がいわば邪魔になるということなんですね....
イメージセンサの 3 次元積層技術とアーキテクチャの進化｜大池祐輔
https://t.co/ZjuCSmhL4c https://t.co/q66A05tUGh
@negitts @Ryohightech 多分最新だとこうだポヨ。
https://t.co/BbR3anBCbq https://t.co/4JVt4LU9aL
ソニーのCIS(CMOS Image Sensor)について、1600万画素120FPS用ではセンサー部は90nm、DRAM部は30nm、ロジック部は40nmで製造されているポヨ
https://t.co/AkZQs3iRH1 https://t.co/tdvpuPVsiu https://t.co/vGSvDx4piP
イメージセンサの3次元積層技術とアーキテクチャの進化
https://t.co/BbR3anSFdq
知りたい事は判らなかったけど、それはそれとして良い資料‥ https://t.co/XhgXwgN858
ソニーの大池さん（イメージセンサR&D部門の重鎮）による三次元積層技術をテーマとした解説記事。なぜか無料で閲覧できてありがたい。最近のソニーの技術だとSPADを使ったフォトンカウントイメージセンサが面白い。図37の将来展望の右半分は謎の空き地があって不思議。
https://t.co/mlh1UYnUrx