著者

細川 純一 魏書剛

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告システムLSI設計技術(SLDM) (ISSN:09196072)

巻号頁・発行日

vol.2003, no.7, pp.69-74, 2003-01-28

被引用文献数

1

---

従来の2進数演算に基づく浮動小数点演算システムでは、2の補数表現を用いて加減算を行っている。加減算の演算数の仮数部は絶対値と符号からなるため、演算数の順番の入れ換えや加算における桁上げ伝搬は演算の速度を制限してしまう。本論文では、2進SD(Signed-Digit)数演算を導入することにより、従来の方法における演算数の入れ換え及び桁上げによる演算制限を軽減させ、高速な2進浮動小数点加算回路を実現するのを目的とする。提案する浮動小数点加算回路の内部はSD数加算回路を中心とした構成になるが、外部の入出力数表現は従来の2進小数点数表現を用いる。そのために、効率的な丸め及びSD数-2進数変換回路を提案する。VHDLによる回路設計及びシミュレーションを行い、従来の浮動小数点加算回路と比較することにより回路性能を考察する。In a floating-point number arithmetic system based on the conventional binary number arithmetic, two's complement number representation is used to perform addition/subtraction in the floating-point addition circuit. Since the significands for addition/subtraction are expresse in a signed-magnitude number representation, the swapping operation of the two operands is required. Moreover, the carry propagation in the addition will also limit the arithmetic speed. In this paper, we introduce a radix-two signed-digit(SD) number arithmetic to the floating-point number arithmetic system. Then the swapping operation is not required and the carry propagation becomes free for the inner addition. We present an addition circuit architecture using the SD arithmetic with the input/output data in a normal binary floating-point number representation. Efficient SD number rounding and SD-to-binary conversion circuits are also proposed.