- 著者
-
川野 哲生
日下部 茂
谷口 倫一郎
雨宮 真人
- 出版者
- 情報処理学会
- 雑誌
- 情報処理学会論文誌 (ISSN:18827764)
- 巻号頁・発行日
- vol.36, no.7, pp.1700-1708, 1995-07-15
- 参考文献数
- 11
- 被引用文献数
-
1
超並列計算機の設計において、もっとも大きな問題の1つにプロセッサ間通信やメモリアクセスに伴うレイテンシ問題がある。マルチスレッド処理によるレイテンシ隠蔽は本問題に対する有効な解決手段である。効果的なマルチスレッド処理を行うためにはプロセッサに高速なコンテクストスイッチ能力が必要とされる。しかしながら従来のRISC型のプロセッサでは、スレッドの切り替えに伴うレジスタの退避と回復のためのメモリアクセスがオーバヘッドとなり、細粒度マルチスレッド処理を効率的に実行することは困難である。本論文では細粒度マルチスレッド処理向きプロセッサDatarol?IIを提案する。本プロセッサはデータ駆動方式を最適化したDataro1にスレッド実行を導入し一般的なRISCプロセッサと同様のパイプライン処理および高速レジスタの利用を可能とした。また、自動レジスタロードストア機構によりコンテクストスイッチに伴うメモリアクセスを明示的なロードストア命令を用いずかつ通常の処理と並行して行うことにより細粒度処理におけるオーバヘッドを隠蔽する。さらに階層的なメモリシステムと負荷制御機構を導入し価格性能比に優れたメモリシステムを実現する。シミュレーションによる評価により、自動レジスタロードストア機構によるメモリアクセスオーバヘッドの隠蔽効果、優れた耐レイテンシ性能、負荷制御による効果的な階層メモリシステムの実現、が確認され、本プロセッサは超並列計算機用要素プロセッサとして有望であることが分かった。