- 著者
-
佐藤 寿倫
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会技術研究報告. CPSY, コンピュータシステム (ISSN:09135685)
- 巻号頁・発行日
- vol.104, no.537, pp.73-78, 2004-12-13
- 被引用文献数
-
2
性能ペナルティを被らないフォールトトレラントマイクロプロセッサを実現することを検討する。トランジスタの微細化、クロックの高速化、電源電圧の低下に伴い、マイクロプロセッサの信頼性に不安が持たれるようになってきた。加えて、E-コマースのような高い信頼性を必要とする応用も出現している。以上の背景を考慮すると、将来のマイクロプロセッサでは性能やコストだけでなく信頼性も評価対象となると予想できる。この要求を満足するために、命令再発行と時間冗長性を利用したフォールトトレランス機構をこれまで検討してきた。しかし残念ながら深刻な性能低下が確認されている。本稿では低下した性能を補うために、トリビアな演算とサブワード並列性を利用することを検討する。シミュレーションの結果、効果的な方式であることを確認している。