著者
田中 愛久 黒柳 奨 岩田 彰
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. NC, ニューロコンピューティング (ISSN:09135685)
巻号頁・発行日
vol.100, no.688, pp.175-182, 2001-03-16
被引用文献数
10

大規模ニューラルネットワークを家電製品のレベルでシステムとして組み込むことを考えた場合、組み込みプロセッサ上でのソフトウェアとしてでは実時間応答が困難であることが予想される。そこで、ニューラルネットワークをハードウェア化することで、低コストでの高速化を実現する。またFPGAを用いることで動的なネットワーク構造の変化を目指した。低コストでの実現を目指し、ネットワーク全体の回路規模を抑えるために1ニューロンあたりの回路規模を抑えるハードウェア化手法で回路設計を行い、非常に小型のニューロンを設計できた。また、独立したシステムとしての運用のため、ニューラルネットワーク最大の特徴である学習のハードウェア化も行った。

言及状況

はてなブックマーク (1 users, 2 posts)

収集済み URL リスト