- 著者
-
土方 克昌
加島 洋二
永田 真
岩田 穆
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会技術研究報告. ICD, 集積回路
- 巻号頁・発行日
- vol.97, no.230, pp.25-32, 1997-08-22
- 被引用文献数
-
4
現在主流となっているCMOS論理回路では、スイッチング時の過渡電流により大きな雑音が発生し、AD混載LSIでは基板を通してアナログ回路に漏れてアナログ回路の性能を落とす。このクロストーク雑音を低く抑えるため、定電流で動作する論理回路としてCurrent Steering Logic:CSL, Current Mode Logic:CMLの雑音源としての特性を検討した。0.6μmCMOS技術を用いた回路シミュレーションと試作した雑音評価チップによって、各種論理回路から発生する雑音量を比較検討した。CMOSと比較してCSL, CMLの雑音量は、回路シミュレーションではそれぞれ約1/2, 1/10に低減でき、実測結果では約1/3, 1/7に低減できることがわかった。