著者

森江 隆 岩田 穆

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. CAS, 回路とシステム (ISSN:09135685)

巻号頁・発行日

vol.102, no.162, pp.67-78, 2002-06-21

被引用文献数

2

---

脳の初期視覚系での特徴抽出モデルとして知られるガボールウェーブレット変換を画素並列動作で実現するLSIを核とする自然画像認識システム構築の試みについて述べる。まず,自然画像の特定領域を注視する処理として抵抗ヒューズを用いた大局的領域分割を行う。分割された各領域を個別に抽出し,ガボールウェーブレット変換を行う。得られたガボール特徴量を用いて,ダイナミックリンクアーキテクチャに基づく柔軟なマッチングにより認識を行う。特徴抽出までの処理をハードウェアで実行するために,画素並列で動作するLSIをパルス変調信号を用いたアナログ・デジタル(AD)融合回路アーキテクチャに基づいて設計した。本稿では特に,(1)パルス変調方式ピクセル回路を用いた大局的領域分割用抵抗ヒューズネットワークおよび抵抗ネットワーク型ガボールフィルタ回路とそのLSI設計例,(2)セルオートマトン型画像領域抽出アルゴリズムとそのFPGAへの実装例,(3)システム化の基盤となるLSI制御用FPGA搭載PCIボードの仕様について詳述する。

著者

中野 鉄平 彦本 里美 森江 隆 永田 真 岩田 穆

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. ICD, 集積回路 (ISSN:09135685)

巻号頁・発行日

vol.101, no.248, pp.45-51, 2001-07-26

被引用文献数

1

---

本論文では, 画像の領域分割後に得られるエッジ情報を利用し, エッジで囲まれた領域を画素並列で個別に抽出するアルゴリズムとそれを実現するLSI回路構成を提案する.1画素毎に1処理モジュールを割当て, 隣接画素の状態で自分の状態を決めるセルオートマトン型のアルゴリズムである.提案する画素回路は極めてコンパクトなので, すでに提案されている画像分割用画素回路内に組み込むことができるが, 今回はFPGAに実装した例を示し, 画素並列処理がどの程度現状のFPGAで可能かを議論する。

著者

森江 隆 岩田 穆

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.102, no.165, pp.67-78, 2002-06-21

被引用文献数

4

---

脳の初期視覚系での特徴抽出モデルとして知られるガボールウェーブレット変換を画素並列動作で実現するLSIを核とする自然画像認識システム構築の試みについて述べる。まず,自然画像の特定領域を注視する処理として抵抗ヒューズを用いた大局的領域分割を行う。分割された各領域を個別に抽出し,ガボールウェーブレット変換を行う。得られたガボール特徴量を用いて,ダイナミックリンクアーキテクチャに基づく柔軟なマッチングにより認識を行う。特徴抽出までの処理をハードウェアで実行するために,画素並列で動作するLSIをパルス変調信号を用いたアナログ・デジタル(AD)融合回路アーキテクチャに基づいて設計した。本稿では特に,(1)パルス変調方式ピクセル回路を用いた大局的領域分割用抵抗ヒューズネットワークおよび抵抗ネットワーク型ガボールフィルタ回路とそのLSI設計例,(2)セルオートマトン型画像領域抽出アルゴリズムとそのFPGAへの実装例,(3)システム化の基盤となるLSI制御用FPGA搭載PCIボードの仕様について詳述する。

著者

中本 裕之 永田 真 森江 隆 岩田 穆

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. IE, 画像工学 (ISSN:09135685)

巻号頁・発行日

vol.99, no.401, pp.97-104, 1999-10-29

---

二次元画像認識システムの実現を目的として,画像の特徴抽出が可能なパターンマッチングプロセッサをパルス幅変調信号(PWM信号)を用いたAD融合回路アーキテクチャで実現することを提案する.このプロセッサは二次元画像のX,Y方向のパターンマッチング処理に加え,一次元投影演算,差分演算が実現できる.テストチップを0.8μmCMOS,電源電圧3.3Vで設計した.実験により動作周波数25MHzで,マッチング処理,投影演算,差分演算の動作を確認し,演算速度0.8GOPSの性能を得た.

著者

永田 真 米田 尚弘 野間崎 大輔 佐野 誠 岩田 穆

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. ICD, 集積回路

巻号頁・発行日

vol.97, no.25, pp.57-64, 1997-04-25

被引用文献数

4

---

アナログ・デジタル融合回路アーキテクチャに基づいた最小距離検索回路を0.8μmCMOS技術で設計・試作した.8次元・8ビットPWM信号ベクトルを4ビット・サブPWMパルス列で表現し、そのベクトル間距離演算をスイッチト電流積分法とCharge Packet Count技術により演算する.最小値検索はテジタル領域で実行する.テストチップは24KTr+12Capからなり、1GOPS/W,14MOPS/mm^2を実現した.

著者

石原 宏 米津 宏雄 鳳 紘一郎 雨宮 好仁 柴田 直 岩田 穆 岡部 洋一 山川 烈

出版者

東京工業大学

雑誌

重点領域研究

巻号頁・発行日

1995

---

本研究班では、2次元の空間情報に時間軸をも含めた多次元情報を、バイナリ、多値、アナログ融合アーキテクチャを用いて高速に処理するハードウェアを実現することを目的とした。特に、過去の情報に基づいて刺戟に対する対応を変化させる適応学習機能や、必要に応じて自己を再構成する自己組織化機能などの生体機能をハードウェア的にシステムに作りつけ、大枠の判断、連想のような高度の知的作業を瞬時に行う新しい知能システムを構築するための基礎を築くことに重点をおいた。強誘電体ゲートFETを用いて適応学習機能を持つパルス周波数変調型ニューロチップを作製する研究では、強誘電体としてSrBi_2T_2O_9を用いたFETとCMOS構成のシュミットトリガー回路とをSOI(絶縁物上のSi膜)基板上に集積化し、良好な学習動作を確認した。カオス信号を生成する集積回路に関しては、npnトランジスタとキャパシタとを用いる外部クロック型と、CMOSマルチバイブレーターを用いる自励発振型の両者について検討を行い、それぞれについて反復一次元写像が行われ、カオスが発生することを明らかにした。パルス幅変調型AD融合回路技術に関しては、機能イメージセンサ、セルオートマトン、パターンマッチングプロセッサを1チップに集積化し、特徴連想イメージプロセッサを開発した。CMOSデジタル技術並びにニューロンMOS(νMOS)技術を用いた検討では、過去の膨大な経験を特徴ベクトルとして記憶するVast Memoryを実現するために、高精度アナログ不揮発性メモリ技術を開発すると共に、沢山の事例の中から最類似記憶を瞬時に検索・想起するための連想エンジンチップを開発した。外網膜の機能を有する集積回路の作製に関しては、エッジ検出などの機能を持たせるために受光セルを相互に結線する場合に、最近接セル以外のセルとも結線しようとすると、配線が極めて複雑になるという問題を解決するために、受光セル以外の部分は全てMOSトランジスタのチャネル領域になっている新しい構造の光検出チップを開発した。

著者

永田 真 土方 克昌 永井 仁 森江 隆 岩田 穆

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. ICD, 集積回路 (ISSN:09135685)

巻号頁・発行日

vol.100, no.41, pp.13-18, 2000-05-04

---

CMOSに比べて33%以下の基板雑音振幅を実現するReduced Supply CMOSを提案する。この効果は、高速論理スイッチング動作のための電荷再分布を担う電荷溜と、その消費電荷を外部電源から充電する時定数を最適化することで得られる。提案回路および従来の論理回路構成の基板雑音発生量を比較するために、ゲイン校正した設計帯域2GHzのソースフォロワによりレベルシフトした基板電位をラッチコンパレータで読み出す手法を開発し、基板雑音を100ps, 100μV分解能で定量的に測定した。

著者

土方 克昌 加島 洋二 永田 真 岩田 穆

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. ICD, 集積回路

巻号頁・発行日

vol.97, no.230, pp.25-32, 1997-08-22

被引用文献数

4

---

現在主流となっているCMOS論理回路では、スイッチング時の過渡電流により大きな雑音が発生し、AD混載LSIでは基板を通してアナログ回路に漏れてアナログ回路の性能を落とす。このクロストーク雑音を低く抑えるため、定電流で動作する論理回路としてCurrent Steering Logic:CSL, Current Mode Logic:CMLの雑音源としての特性を検討した。0.6μmCMOS技術を用いた回路シミュレーションと試作した雑音評価チップによって、各種論理回路から発生する雑音量を比較検討した。CMOSと比較してCSL, CMLの雑音量は、回路シミュレーションではそれぞれ約1/2, 1/10に低減でき、実測結果では約1/3, 1/7に低減できることがわかった。