著者
秋濃 俊郎 中谷 友樹 豊永 昌彦
出版者
近畿大学
雑誌
近畿大学生物理工学部紀要 = Memoirs of the School of Biology-Oriented Science and Technology of Kinki University (ISSN:13427202)
巻号頁・発行日
vol.14, pp.49-62, 2004-09-30

標準セル方式に基づく大規模集積回路のセル配置処理は、概略配置と詳細配置から構成される。概略配置では、セルの大まかな位置が決められ、詳細配置へ重要な影響を与える。前稿では、シミュレーテッド・アニーリング(SA)法による概略配置のコンピュータ実験により約12,000〜69,000個のセル数を持つ8種のベンチマーク回路を用いて座標精度について詳細に調べ、「約2.5個×平均セル横幅」のスロット幅において総配線長のコスト関数が最小になることを見出した。この結論は、SA法による最適化で、特にセルの初期概略配置(以降、初期配置と言う)で限定されたシミュレーション条件下のものであった。本稿では、約67,000〜69,000個とトップ3となる最大規模のセル数を持つベンチマーク回路に限定し、初期配置、初期温度、温度冷却スケジュール、Metropolis's Monte-Carlo(MMC)法の回数、熱平衡への繰り返し回数など全てのシミュレーション条件を変化させて再度詳細にSA法によるコンピュータ実験を行い、この最適なスロット幅と最終コストがほぼ変わらないことを示した。結果として特に初期温度に関しては、かなり低温からコンピュータ実験を行っても最適な最終解が得られた。また、各ベンチマーク回路で用いられているセル横幅が大きいトップ2から9の平均セル横幅が、コスト改善を妨げる第一要因であると結論付けられる。更に、他のシミュレーション条件の最終解への影響について論ずる。

言及状況

Twitter (2 users, 2 posts, 0 favorites)

こんな論文どうですか? シミュレーテッド・アニーリング法に基づいた大規模ブロックにおける標準セルの最適概略配置(秋濃 俊郎ほか),2004 https://t.co/3Gyo2X3qqW

収集済み URL リスト