著者
中嶋 将太 福井 正博
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. CPSY, コンピュータシステム (ISSN:09135685)
巻号頁・発行日
vol.108, no.413, pp.129-134, 2009-01-22

近年,LSIの微細化,高性能化に伴い,設計時間の短期化や高性能を維持したままでの低消費電力化といったことが求められるようになった.これらの要求をかなえるために,デザインプロセスにおいて,高いレベルですばやく電力や遅延時間を見積もるということが非常に重要である.本稿ではRTLにおける遅延マクロモデルの提案を行っている.このモデルはV_<dd>,V_tのばらつきに対してトランジスタレベル並みの精度を目標としている.モデル化の手法,及び寄生容量の考慮などに関する検討内容と実験結果について示す.

言及状況

Twitter (1 users, 1 posts, 0 favorites)

こんな論文どうですか? 高精度RTLタイミングモデルの一検討(演算器最適化設計,FPGA応用及び一般),2009 http://ci.nii.ac.jp/naid/110007123642

収集済み URL リスト