- 著者
-
十鳥 弘泰
大津 金光
横田 隆史
馬場 敬信
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会技術研究報告. CPSY, コンピュータシステム (ISSN:09135685)
- 巻号頁・発行日
- vol.109, no.319, pp.19-24, 2009-11-26
- 被引用文献数
-
7
我々は,ループ中の実行頻度上位2位の経路(パス)を抽出し投機的に並列実行することでプログラムを高速化する2パス限定投機方式を提案している.本稿では,広範なプログラムに対する本方式の詳細な評価を行うため,現実的なハードウェア構成を想定したマルチコアプロセッサシステムPALSを提案するとともに,その評価環境について述べる.PALSでは,パス予測を行うハードウェア機構により,投機的なスレッドの制御にかかるオーバヘッドを低減する.また,プロセッサおよびプロセッサの持つメモリをそれぞれリング状に接続し,レジスタ間およびメモリ間での通信を実現することで,スレッド間での同期待ち時間を低減する。