- 著者
-
深瀬 政秋
江川 隆輔
佐藤 友暁
伊東 俊輔
中村 維男
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会技術研究報告. IE, 画像工学 (ISSN:09135685)
- 巻号頁・発行日
- vol.101, no.388, pp.1-8, 2001-10-19
- 参考文献数
- 28
ワードに対する同期の取り方が現在主流のパイプラインとは全く異なるウェーブパイプラインは、高周波化、省スペース化、省電力化などの特徴を示すことが期待され、プロセッサの高性能化の有力な手段として研究開発が行われつつある。しかし、従来方式のパイプラインの設計手法とチューニング手法は今なお精力的に開発されていることと比べると、ウェーブパイプラインの本格的な研究はまだ端緒についたばかりなので、その評価は定まっていない。そこで本研究では、ウェーブパイプライン化された各種回路の性能評価を、論理合成、FPGAによるプロトタイプ、スタンダードセルチップの各段階で行う。従来方式のパイプラインを比較対象とし、クロック数、ゲート数、実行速度を評価指数とする。0.5μm CMOSテクノロジィの場合、ウェーブパイプライン化スカラプロセッシングユニットのゲート数は10%少ない。また、これを搭載するプロセッサは、同等レベルのテクノロジィで製造されたSUN UltraSPARC及びDEC Alpha 21164の3.3倍ないし5倍のクロック周波数で動作し、標準的なテストプログラムの実行時間を31%ないし66%短縮する。いずれの観点からも、ウェーブパイプラインの優位性が明らかとなる。