著者

西村 秦 佐藤 雅之 江川 隆輔 小林 広明

雑誌

研究報告システム・アーキテクチャ(ARC) (ISSN:21888574)

巻号頁・発行日

vol.2015-ARC-216, no.38, pp.1-8, 2015-07-28

---

マルチコアプロセッサでは,ラストレベルキャッシュ (LLC) を複数のコアで共有している.このため,LLC 上には複数のスレッドで共有しているデータ (共有データ) が存在する.複数のスレッドからアクセスされる共有データは,単一のスレッドからしかアクセスされないデータ (私有データ) に比べ再利用性が高い.しかし,共有データと私有データの区別を行わないデータ管理では,私有データによる過剰なキャッシュ占有のため,共有データを十分に保存できずヒット率の低下を招く.そこで,本研究では,並列プログラムの実効性能向上を目的とし,複数のスレッドに共有されるデータとそれ以外のデータを LLC 上で個別に管理するキャッシュ機構を提案する.提案手法は,LLC 上のデータを共有データと私有データに分けて管理することで,再利用性の高い共有データを優先的に LLC に保持する.これにより,共有データのヒット率が向上し,並列プログラムの実効性能向上が期待できる.シミュレーションによる評価結果から,提案手法は,LRU 置換ポリシに基づくキャッシュ機構と比較して最大 1.70 倍,平均 1.13 倍の性能向上を可能にすることが明らかとなった.

著者

多田 十兵衛 江川 隆輔 後藤 源助 中村 維男

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. SIP, 信号処理 (ISSN:09135685)

巻号頁・発行日

vol.105, no.350, pp.31-35, 2005-10-14

被引用文献数

4

---

本研究では, 回路の大規模化に伴うリーク電流による消費電力の増大を抑えることを目的として, 小規模な演算器で高速に演算を行なう手法を提案する.演算内のビットレベル並列性に着目し, 高ビット幅の演算を低ビット幅の演算器で行い, さらに回路をウェーブパイプライン化することで高速かつ小規模化な回路を実現する.また, シミュレーションにより提案手法の有効性を示す.

著者

深瀬 政秋 江川 隆輔 佐藤 友暁 伊東 俊輔 中村 維男

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. IE, 画像工学 (ISSN:09135685)

巻号頁・発行日

vol.101, no.388, pp.1-8, 2001-10-19

参考文献数

28

---

ワードに対する同期の取り方が現在主流のパイプラインとは全く異なるウェーブパイプラインは、高周波化、省スペース化、省電力化などの特徴を示すことが期待され、プロセッサの高性能化の有力な手段として研究開発が行われつつある。しかし、従来方式のパイプラインの設計手法とチューニング手法は今なお精力的に開発されていることと比べると、ウェーブパイプラインの本格的な研究はまだ端緒についたばかりなので、その評価は定まっていない。そこで本研究では、ウェーブパイプライン化された各種回路の性能評価を、論理合成、FPGAによるプロトタイプ、スタンダードセルチップの各段階で行う。従来方式のパイプラインを比較対象とし、クロック数、ゲート数、実行速度を評価指数とする。0.5μm CMOSテクノロジィの場合、ウェーブパイプライン化スカラプロセッシングユニットのゲート数は10%少ない。また、これを搭載するプロセッサは、同等レベルのテクノロジィで製造されたSUN UltraSPARC及びDEC Alpha 21164の3.3倍ないし5倍のクロック周波数で動作し、標準的なテストプログラムの実行時間を31%ないし66%短縮する。いずれの観点からも、ウェーブパイプラインの優位性が明らかとなる。