- 著者
-
大田 裕之
川村 和郎
福留 秀暢
田島 貢
岡部 堅一
池田 圭司
保坂 公彦
籾山 陽一
佐藤 成生
杉井 寿博
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会技術研究報告. ICD, 集積回路 (ISSN:09135685)
- 巻号頁・発行日
- vol.108, no.140, pp.115-119, 2008-07-10
- 参考文献数
- 9
本論文では新しい歪み技術である不純物閉じ込め層(DCL)をNMOSに、2層のNiフルシリサイド(Ni-FUSI)をPMOSにそれぞれ用いたハイブリッドゲート構造について報告する。DCL技術はIEDM2007において我々が報告した歪印加効果が大きいストレス・メモリー(SMT)に属する手法である。2層Ni-FUISIはFLA(フラッシュ・ランプ・アニール)を用いてPMOSゲートのみに選択的に形成した。結果として、PMOSの実効酸化膜換算膜厚の薄膜化による飽和電流の向上、仕事関数差によるしきい値変動からRoll-off特性の向上が得られた。またNMOSに関してもFLAによる不純物の活性化、実効酸化膜換算膜厚の多少の薄膜化による飽和電流の向上、ハローの不活性化抑制によるRoll-off特性の向上が得られた。性能としては|V_d|=1.0VにおいてnMOSFET、pMOSFETで1255/759μA/μmが得られた。