著者

上田 浩司 北道淳司 黒田 研一

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告システムLSI設計技術(SLDM) (ISSN:09196072)

巻号頁・発行日

vol.2007, no.39, pp.19-24, 2007-05-10

参考文献数

14

---

近年 FPGA技術を応用した動的再構成可能プロセッサ(DRP)が提案されているDRPは独自の動的再構成可能アーキテクチャ(DRA)を持ち 独自の設計自動化環境が用意されている.しかし アプリケーションに特化した新規のDRAを含む動的再構成可能システム(DRS)のシステム設計において 既存のDRP用記述言語およびCADでは対応できない可能性がある.本稿では システムレベルにおける汎用のDRSのモデリングのために開発している動的モジュールライブラリを利用したDRPのシステムレベルモデリングについて述べる動的モジュールライブラリはSystemCの拡張ライブラリであり,モジュールの動的な生成・削除およびポートの動的な接続・分断のモデリングが可能である.提案プロセッサのアーキテクチャは 基本となるMIPS型アーキテクチャに対して 動的に生成・削除される演算器のための命令およびそれらの生成・削除命令を追加したものである.提案プロセッサのモデリングおよびそのシミュレーション結果について述べる.Recently, dynamically reconfigurable processors (DRPs) based on FPGA technology are proposed. DRPs are implemented on unique dynamically reconfigurable architecture, and a specialized design environment is provided for the DRP. In the case of the system design for new application specific dynamically reconfigurable system ( DRS ), existing description language and CAD system for existing DRA can not deal with this system design. In this paper, we describe the system level modeling of a DRP using a dynamic module library, which we have developed for the modeling of general purpose DRSs at the system level. The dynamic module library is an extended SystemC library, and enables the modeling of the dynamically generation and elimination of modules, ports and channels and the connection and dispatch between port and channel. The architecture of proposed processor is based on a MIPS type architecture and is appended the instructions, which are for the dynamically reconfigurable operational units and for the generation and elimination of them, and the hardware resources for the execution of appended instructions. We describe the proposed DRP model and its simulation results.