著者
國武 勇次 佐藤 寿倫 山口 誠一朗 安浦 寛人
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)
巻号頁・発行日
vol.108, no.298, pp.85-89, 2008-11-10

半導体製造技術の進展に伴い,プロセスばらつき,電源電圧のゆらぎや温度変化などが回路遅延に与える影響が増加している.我々はこれらの回路遅延の変化により発生するタイミングエラーを予報する機構としてカナリアFFを提案している.カナリアFFは通常のFFを二重化する構造をもつため,適用するにあたって面積の増加が問題となる.本論文では,面積増加を抑制するためにカナリアFFの挿入位置の限定方法を提案しその評価を行う.