著者

山崎 真矢 本多 弘樹 弓場 敏嗣

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告ハイパフォーマンスコンピューティング(HPC)

巻号頁・発行日

vol.1998, no.93, pp.79-84, 1998-10-09

被引用文献数

5

---

本稿では,マルチスレッドプロセッサのキャッシュ構成として,各スレッドで使用できるキャッシュラインをスレッド処理数に応じて制限する動的スレッドアソシアティブ(Dynamically Thread-Associative)方式を提案する。提案する方式は,従来のセットアソシアティブ方式の置き換え動作を変更することによってキャッシュ内にスレッド専用領域を確保することで,複数のスレッド間での干渉によって起こるキャッシュミスを低減することが期待できる。シミュレータを用いて提案する方式の予備的評価を行った結果,提案する方式により複数スレッド間での干渉を低減できることがわかった。We present a new replacement algorithm in set-associative cache adapted to multithread architecture. By restricting the replacement candidate blocks to the sub-set in a set that exclusively assigned to each thread, the cache miss rate caused by the interference among threads can be kept low. The paper also shows the result of the preliminary measurements on the cache simulator.