- 著者
- 池辺 隆 本多 弘樹 弓場 敏嗣
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会論文誌. B, 通信 (ISSN:13444697)
- 巻号頁・発行日
- vol.85, no.8, pp.1172-1181, 2002-08-01
- 被引用文献数
- 2
従来のIPネットワークはコネクションレス・ベストエフォート型ネットワークであり,QoSの保証が難しかった.End-to-EndのQoSを保証するために,IETFではRSVPなどの帯域予約プロトコルが提案されているが,要求されたすべての帯域予約要求を保証するプロトコルは実現されていない.これに対し筆者らは,要求する帯域の大小にかかわらず確実に帯域予約要求を受理することのできる帯域予約手法の実現を目的として,RSVPを拡張した「待時式帯域予約通信方式」を提案してきた.この方式により,すべての帯域予約通信が特定の経路を通過し,その経路で予約可能な帯域以上の量の帯域予約要求が生じるような状況下では,従来のRSVPに比較して良好な結果を得られることが実証された.一方,インターネットなどの広域ネットワークでは,すべての帯域予約通信が常に特定の経路間を通過するわけではなく,待時式帯域予約通信方式では無用な待ちが発生してしまうという問題点があった.本論文ではこの問題を解決することを目的として,「帯域予約開始までの待ち時間を考慮したRSVP」を提案し,シミュレーションにより本方式がその問題点を解決していることを示す.
1 0 0 0 OA マルチコアニューラルネットワークアクセラレータにおけるデータ転送のブロードキャスト化
- 著者
- 大場 百香 三輪 忍 進藤 智司 津邑 公暁 八巻 隼人 本多 弘樹
- 雑誌
- 研究報告システムとLSIの設計技術(SLDM) (ISSN:21888639)
- 巻号頁・発行日
- vol.2017-SLDM-179, no.28, pp.1-6, 2017-03-02
マルチコアニューラルネットワークアクセラレータでは,メモリとコア間のデータ転送時間がボトルネックとなっており,ニューラルネットワーク計算を効率良く行うことができない.そこで本論文では,このデータ転送をブロードキャスト化することでボトルネックを解消するアクセラレータを提案し,性能分析およびハードウェアコストの評価を行った.
- 著者
- 大八木 哲哉 浅田 風太 三輪 忍 八巻 隼人 本多 弘樹
- 雑誌
- 研究報告ハイパフォーマンスコンピューティング(HPC) (ISSN:21888841)
- 巻号頁・発行日
- vol.2019-HPC-172, no.24, pp.1-8, 2019-12-11
最先端のスーパーコンピュータは膨大な電力を消費しており,優れた電力管理手法が必要とされている.スーパーコンピュータの CPU やメモリには製造ばらつきに起因する消費電力のばらつきが存在することが報告されており,電力管理手法の開発においては電力ばらつきの影響を考慮した方がよいと考えられる.一方,演算アクセラレータとして多くのスーパーコンピュータに搭載されている GPU については,電力ばらつきに関する報告がほとんどない.我々は,これまでに,Reedbush-H に搭載された計 240 基の GPU には最大 16% の電力ばらつきが存在することを確認し,ばらつきの影響を考慮した電力モデルを高速に生成する手法を提案している.今回,さらに多くの GPU の電力を計測するために評価環境として T SUBAME3.0 を用い,計 256 基の GPU を対象に電力ばらつきの確認と上記手法の有効性の確認を行った.本稿ではその結果を報告する.
- 著者
- 山下 良 近藤 正章 平澤 将一 本多 弘樹
- 出版者
- 情報処理学会
- 雑誌
- 研究報告計算機アーキテクチャ(ARC) (ISSN:21862583)
- 巻号頁・発行日
- vol.2011, no.3, pp.1-8, 2011-03-03
近年,データセンタの省エネルギー化への要求が高まっている.データセンタでは機器の更新が頻繁に行われるため,様々な計算機で構成されているヘテロジニアス構成であることが多い.そのため,同一タスクを処理するのに要する消費エネルギーはサーバ毎に異なり,スケジューリングによって,タスクセットの処理に必要な消費エネルギーも異なる.本稿では,先行制約を持つタスクセットを対象に,ヘテロジニアスなサーバ計算機環境を考慮した低消費エネルギー化タスクスケジューリング手法を提案する.提案手法は,従来の Heterogeneous Earliest Finish Time (HEFT) 法のスケジューリング結果を基に,プロセッサのアイドル時,またはスタンバイモード時の消費電力を考慮しつつ,サーバへのタスク再割り当てを行うことで,タスク処理のエネルギーを削減するものである.本提案手法を評価したところ,HEFT 法に比べ,タスクセットのスケジュール長を変えずに消費エネルギーを削減できることがわかった.Reducing energy consumption of data-centers is one of the important requirement for data-center operations. Since the hardware of server systems is replaced frequently, there is a heterogeneity in data-centers. Therefore, the energy consumption for processing a task depends on the server that the task is allocated. In this paper, we propose a task scheduling method to reduce energy consumption for processing a task set in which each task has dependency to other tasks. Our method is based on the Heterogeneous Earliest Finish Time (HEFT) scheduling algorithm. After HEFT scheduling, we re-allocate tasks to low-power servers without increasing the critical path length of the task set. We evaluate the proposed method and the evaluation results reveal that the proposed method successfully reduces energy consumption in most of the evaluated cases.
1 0 0 0 OA RAPLインタフェースを用いたHPCシステムの消費電力モデリングと電力評価
- 著者
- カオタン 和田康孝 近藤正章 本多弘樹
- 雑誌
- 研究報告ハイパフォーマンスコンピューティング(HPC)
- 巻号頁・発行日
- vol.2013-HPC-141, no.20, pp.1-8, 2013-09-23
将来の HPC システムでは,消費電力がシステム設計や実効性能を制約する最大の要因の一つになると考えられている.運用時のピーク消費電力が電力制約を超えないことを保証する従来の設計思想では,アプリケーションを今後の大規模システムに対してスケールさせることは難しいとの認識のもと,我々は,ピーク消費電力が制約を超過することを積極的に許容し,適切に電力性能ノブを調整しつつ限られた電力資源を有効に使用して高い実効性能を得る電力制約適応型システムと,その実現に必要となる電力マネージメントフレームワークの研究開発を実施している.このような電力制約適応型システムにおいては,アプリケーション実行時の電力消費状況を観測し,また柔軟に電力制御を行える環境が必須となる.近年の Intel 社のプロセッサには RAPL (Running Average Power Limit) と呼ばれるプロセッサと DRAM の消費電力を観測・制御するインタフェースが備えられている.本稿ではこの RAPL を用い,アプリケーションを実行させた際の消費電力計測と制御を行い,HPC システムに用いられる計算機の電力計測特性について調査する.また,ノード全体の電力の柔軟な計測を可能とするべく,RAPL の計測値を用いてノード全体の電力のモデリングを行う.実験の結果,RAPL により高い精度でプロセッサや DRAM,またノードの消費電力を観測できることがわかった.
- 著者
- 岡本 雅巳 合田 憲人 宮沢 稔 本多 弘樹 笠原 博徳
- 出版者
- 一般社団法人情報処理学会
- 雑誌
- 情報処理学会論文誌 (ISSN:18827764)
- 巻号頁・発行日
- vol.35, no.4, pp.513-521, 1994-04-15
- 被引用文献数
- 32
本論文ではFortranプログラムにおける、基本ブロック・ループ・サブルーチン間の粗粒度並列性を階層的に利用する階層型マクロデータフロー処理手法について述べる。筆者らは既に粗粒度タスク間の並列性をマクロタスクの最早実行可能条件解析を用いて自動抽出する単階層のマクロデータフロー処理手法を実現している。階層型マクロデータフロー処理は、従来の単階層マクロデータフロー処理では利用していなかったループやサブルーチン等のマクロタスク内部の粗粒度並列性も抽出することを可能にする。特に、本論文では階層型マクロデータフロー処理手法におけるマクロタスクの階層的定義手法、マクロタスク間の階層的並列性抽出手法、および階層的に定義されたマクロタスクの階層的なプロセッサクラスタヘのスケジューリング方式について述べる。また、本手法のOSCAR上での性能評価の結果についても述べる。
1 0 0 0 OA グリッドサーバ自動切替機構の開発
- 著者
- 山崎 真矢 本多 弘樹 弓場 敏嗣
- 出版者
- 一般社団法人情報処理学会
- 雑誌
- 情報処理学会研究報告ハイパフォーマンスコンピューティング(HPC)
- 巻号頁・発行日
- vol.1998, no.93, pp.79-84, 1998-10-09
- 被引用文献数
- 5
本稿では,マルチスレッドプロセッサのキャッシュ構成として,各スレッドで使用できるキャッシュラインをスレッド処理数に応じて制限する動的スレッドアソシアティブ(Dynamically Thread-Associative)方式を提案する。提案する方式は,従来のセットアソシアティブ方式の置き換え動作を変更することによってキャッシュ内にスレッド専用領域を確保することで,複数のスレッド間での干渉によって起こるキャッシュミスを低減することが期待できる。シミュレータを用いて提案する方式の予備的評価を行った結果,提案する方式により複数スレッド間での干渉を低減できることがわかった。We present a new replacement algorithm in set-associative cache adapted to multithread architecture. By restricting the replacement candidate blocks to the sub-set in a set that exclusively assigned to each thread, the cache miss rate caused by the interference among threads can be kept low. The paper also shows the result of the preliminary measurements on the cache simulator.
- 著者
- 吉瀬 謙二 片桐 孝洋 本多 弘樹 弓場 敏嗣
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会論文誌. D-I, 情報・システム, I-情報処理 (ISSN:09151915)
- 巻号頁・発行日
- vol.88, no.2, pp.143-154, 2005-02-01
- 参考文献数
- 16
- 被引用文献数
- 9
本論文では, 機能レベルのプロセッサシミュレータであるSimCore/Alpha Functional Simulator Version 2.0 (SimCore Version 2.0)の設計と実装について述べる.SimCore Version 2.0の主な特徴は次のとおり.(1)機能レベルシミュレータとして豊富な機能を提供する.(2)C++で記述して, 2, 800行というコンパクトな実装により実現する.(3)プログラムローダの機能を分離する.(4)グローバル変数を排除して可読性と機能の向上を図る.(5)動作検証機能を提供する.(6)多くのプラットホームに対応する.(7)同様の機能を提供するSimpleScalarツールセットのsim-fastと比較して19%の高速化を達成する.
- 著者
- 町田 智志 中西 悠 平澤 将一 本多 弘樹
- 出版者
- 一般社団法人情報処理学会
- 雑誌
- 情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)
- 巻号頁・発行日
- vol.2007, no.115, pp.71-76, 2007-11-22
Cell Broadband Engine(CBE) は,その高性能計算能力から注目を集めている.しかし,Cell プロセッサの性能を引き出すプログラムを作成するためには,Cell プロセッサ向けに用意された API を用いて,Cell プロセッサ特有の制御処理を記述する必要があり,プログラマの負担となる.そこで本研究では,POSIX スレッドで記述したソースコードを Cell プロセッサ向けに変換するツールを作成し,評価を行った.その結果,プログラマが Cell プロセッサの制御処理を意識することなく,POSIX スレッドによるソースコードを記述するだけで,Cell プロセッサの性能を活用した PPE/SPE ソースコードが得られることが確認できた.Cell Broadband Engine(CBE) with high efficiency computing power attracts attention. However, to draw the performance of Cell processor, a program must be described with API prepared for for Cell processor. In addition, it burdens programmers because the API is a thing peculiar to a Cell processor. In this paper, we developed a tool to convert the source code that was described in a POSIX thread into for a Cell processor and evaluated it. Experimental results show that the proposed tool enables programmers to create PPE/SPE source codes for Cell processor easily without discriptions to control Cell processor.