著者
池辺 隆 本多 弘樹 弓場 敏嗣
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会論文誌. B, 通信 (ISSN:13444697)
巻号頁・発行日
vol.85, no.8, pp.1172-1181, 2002-08-01
被引用文献数
2

従来のIPネットワークはコネクションレス・ベストエフォート型ネットワークであり,QoSの保証が難しかった.End-to-EndのQoSを保証するために,IETFではRSVPなどの帯域予約プロトコルが提案されているが,要求されたすべての帯域予約要求を保証するプロトコルは実現されていない.これに対し筆者らは,要求する帯域の大小にかかわらず確実に帯域予約要求を受理することのできる帯域予約手法の実現を目的として,RSVPを拡張した「待時式帯域予約通信方式」を提案してきた.この方式により,すべての帯域予約通信が特定の経路を通過し,その経路で予約可能な帯域以上の量の帯域予約要求が生じるような状況下では,従来のRSVPに比較して良好な結果を得られることが実証された.一方,インターネットなどの広域ネットワークでは,すべての帯域予約通信が常に特定の経路間を通過するわけではなく,待時式帯域予約通信方式では無用な待ちが発生してしまうという問題点があった.本論文ではこの問題を解決することを目的として,「帯域予約開始までの待ち時間を考慮したRSVP」を提案し,シミュレーションにより本方式がその問題点を解決していることを示す.
著者
松本 剛 大澤 範高 弓場 敏嗣
雑誌
全国大会講演論文集
巻号頁・発行日
vol.50, pp.1-2, 1995-03-15

並列プログラムにおいて実行時間を速くするために重要なことの一つは、そのプログラムに内在する並列性をどのように抽出するかである。一般に並列処理を行なうと並列処理オーバヘッドと呼ばれるものが存在する。並列オーバヘッドは処理粒度を細かくすると大きくなり実行時間に影響を与える。一方、粒度を粗くすると並列性が少なくなってしまう。したがってその間に並列性があり、実行時間が速くなるような粒度がある。本研究では、処理粒度を変えることが可能で、静的に解析可能なプログラムについて処理粒度調整を行なった。また、静的に解析可能な並列プログラムが粒度調整によって高速化が可能か不可能かを並列計算機上で実際に粒度調整をしながら調べるのは効率が悪い。そこで並列計算機のモデルを考えてその上で、粒度調整を行なった時の実行時間を予測する式を作り、実行時間が最も速くなるような最適な粒度を求めることを考える。並列計算機のモデルとしてPRAMモデル、LogPモデル[1]と本研究で提案したオーバヘッドの種類を拡張したモデルの3種類を使い、それぞれのモデルから推測される最適な粒度と実機との違いについて考察する。
著者
山崎 真矢 本多 弘樹 弓場 敏嗣
出版者
一般社団法人情報処理学会
雑誌
情報処理学会研究報告ハイパフォーマンスコンピューティング(HPC)
巻号頁・発行日
vol.1998, no.93, pp.79-84, 1998-10-09
被引用文献数
5

本稿では,マルチスレッドプロセッサのキャッシュ構成として,各スレッドで使用できるキャッシュラインをスレッド処理数に応じて制限する動的スレッドアソシアティブ(Dynamically Thread-Associative)方式を提案する。提案する方式は,従来のセットアソシアティブ方式の置き換え動作を変更することによってキャッシュ内にスレッド専用領域を確保することで,複数のスレッド間での干渉によって起こるキャッシュミスを低減することが期待できる。シミュレータを用いて提案する方式の予備的評価を行った結果,提案する方式により複数スレッド間での干渉を低減できることがわかった。We present a new replacement algorithm in set-associative cache adapted to multithread architecture. By restricting the replacement candidate blocks to the sub-set in a set that exclusively assigned to each thread, the cache miss rate caused by the interference among threads can be kept low. The paper also shows the result of the preliminary measurements on the cache simulator.
著者
塚本 智博 片桐 孝洋 吉瀬 謙二 弓場 敏嗣
出版者
一般社団法人情報処理学会
雑誌
情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)
巻号頁・発行日
vol.2007, no.17, pp.55-60, 2007-03-01
被引用文献数
1

本研究では,プロセッサの省電力化を目的として,DVFS制御を利用したプロファイル情報に基づく最適化コンパイラを開発した.プログラムの稼動条件による時間的制約と電力的制約のそれぞれに対応する最適化方として,(1)実行時間の増加を許容範囲内に抑えて消費電力量を削減する,(2)消費電力量を許容範囲内に抑えてできるだけ高い性能を達成する,という2つを設定した.また,x86プロセッサが持つタイムスタンプカウンタをプロファイル情報として利用することで,オーバヘッドを低く抑えてプロファイルできることを示した.本最適化コンパイラにより,ユーザが指定する実行時間の許容範囲に対して,平均で5%程度の誤差に抑えて,プロセッサの消費電力量を削減できることを確認した.また,消費電力量の許容範囲に対しては,平均で5%程度の誤差に抑えられることを確認した.We developed an optimization compiler based on the profile information that uses DVFS control for power-saving of CPU. We set two optimization policies, to this optimization compiler :(1)optimization based on the threshold of execution time; (2)optimization based on the threshold of energy consumed. In addition, we implemented a profile option with a low overhead using the x86 processor's Time Stamp Counter into this optimization compiler. We conclude that our optimization compiler is acceptable, since it has only 5% error on average to a specified parameter threshold from users.
著者
吉瀬 謙二 片桐 孝洋 本多 弘樹 弓場 敏嗣
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会論文誌. D-I, 情報・システム, I-情報処理 (ISSN:09151915)
巻号頁・発行日
vol.88, no.2, pp.143-154, 2005-02-01
参考文献数
16
被引用文献数
9

本論文では, 機能レベルのプロセッサシミュレータであるSimCore/Alpha Functional Simulator Version 2.0 (SimCore Version 2.0)の設計と実装について述べる.SimCore Version 2.0の主な特徴は次のとおり.(1)機能レベルシミュレータとして豊富な機能を提供する.(2)C++で記述して, 2, 800行というコンパクトな実装により実現する.(3)プログラムローダの機能を分離する.(4)グローバル変数を排除して可読性と機能の向上を図る.(5)動作検証機能を提供する.(6)多くのプラットホームに対応する.(7)同様の機能を提供するSimpleScalarツールセットのsim-fastと比較して19%の高速化を達成する.