著者

川島 毅 石黒 章夫 大熊 繁

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. NC, ニューロコンピューティング (ISSN:09135685)

巻号頁・発行日

vol.99, no.613, pp.23-28, 2000-02-04

被引用文献数

4

---

本稿では, 小規模回路で実現可能なニューラルネットワークのハードウェア化手法を提案する.回路規模を低減するため, 入出力にパルス信号を用いたパルスニューロンとして配線領域を削減するとともに, 結合係数の乗算およびシグモイド関数演算を確率的に演算することで, 乗算回路とシグモイド関数用メモリを不要とした.入力信号値は, 複数の基準パルス列と入力パルス列間の相対遅延時間が正規分布となるようにコーディングする.提案手法をFPGA上にマッピングして提案を見積もった結果, 回路規模を従来の約1/13に小型化できることが明らかになった.