- 著者
-
荒川 文男
小沢 基一
西井 修
服部 俊洋
吉永 健
林 伴一
清重 賢一
岡田 崇
西堀 雅和
児玉 征之
亀井 達也
石川 誠
入田 隆宏
新田 祐介
平岡 徹
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会技術研究報告. ICD, 集積回路 (ISSN:09135685)
- 巻号頁・発行日
- vol.104, no.67, pp.13-18, 2004-05-14
- 参考文献数
- 12
SuperHアーキテクチャの組込みプロセッサコアを130 nm CMOS プロセスで開発した.ワースト条件で400MHz動作し, 250mWで720MIPSのドライストーン性能, 2.8GFLOPSの浮動小数点ピーク性能,及び36Mポリゴン/秒の基本グラフィクス性能を達成した.プロセッサコアは2命令同時発行の7段パイプライン構成で,前世代の5段パイプライン構成の約1.5倍の動作周波数を達成しながら,前世代と同等の方式性能1.8MIPS/MHzを達成した.また,様々なアプリケーションの幅広い要求に応えることができる柔軟性を持ち,特に携帯電話,デジタルカメラ,カーナビゲーションシステム等のデジタル家電に適している.