著者

荒川 文男 小沢 基一 西井 修 服部 俊洋 吉永 健 林 伴一 清重 賢一 岡田 崇 西堀 雅和 児玉 征之 亀井 達也 石川 誠 入田 隆宏 新田 祐介 平岡 徹

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. ICD, 集積回路 (ISSN:09135685)

巻号頁・発行日

vol.104, no.67, pp.13-18, 2004-05-14

参考文献数

12

---

SuperHアーキテクチャの組込みプロセッサコアを130 nm CMOS プロセスで開発した.ワースト条件で400MHz動作し, 250mWで720MIPSのドライストーン性能, 2.8GFLOPSの浮動小数点ピーク性能,及び36Mポリゴン/秒の基本グラフィクス性能を達成した.プロセッサコアは2命令同時発行の7段パイプライン構成で,前世代の5段パイプライン構成の約1.5倍の動作周波数を達成しながら,前世代と同等の方式性能1.8MIPS/MHzを達成した.また,様々なアプリケーションの幅広い要求に応えることができる柔軟性を持ち,特に携帯電話,デジタルカメラ,カーナビゲーションシステム等のデジタル家電に適している.

著者

西井 修 荒川 文男 石橋 孝一郎 中野 定樹 志村 隆則 鈴木 敬 橘 貢 戸塚 米太郎 津野田 賢伸 内山 邦男 山田 哲也 服部 俊洋 前島 英雄 中川 典夫 成田 進 関 光穂 島崎 靖久 里村 隆一 高須賀 知哉 長谷川 淳

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. ICD, 集積回路

巻号頁・発行日

vol.98, no.23, pp.17-24, 1998-04-24

被引用文献数

6

---

2命令を同時に実行し、チップサイズが58mm^2のマイクロプロセッサを開発した。0.25ミクロン, 5層配線CMOSプロセスを用い、200MHz動作時の消費電力は1.2Wである。本報告は、チップ概要、低電力のための機構、および高性能化のために行った設計内容について述べる。浮動小数点演算の高性能化のため、1クロックにつき7個の単精度浮動小数点演算を処理可能なグラフィックFPU、およびサポート命令を設けた。このグラフィックFPUは2ステージ構成の4元内積(積和)演算器を有する。該内積演算器のディレイ(シミュレーション値)は3.69nsである。

著者

荒川 文男 山田 哲也 岡田 崇 石川 誠 近藤 雄樹 小沢 基一 兒玉 征之 西井 修 服部 俊洋 亀井 達也 西本 順一 吉岡 真一

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D-I, 情報・システム, I-情報処理 (ISSN:09151915)

巻号頁・発行日

vol.88, no.2, pp.125-133, 2005-02-01

---

近年, 携帯電話, ディジタルカメラ(DSC/DVC), カーナビ等のディジタル家電向けの組込みプロセッサ市場が急成長している.組込みプロセッサはコストと消費電力の厳しい制約の中で高い性能を達成しなければならない.また, 様々な機器の様々な要求にこたえる柔軟性をもたせることも重要である.本論文では, こうした背景のもとで開発したSuperHアーキテクチャの最新プロセッサコアSH-Xを紹介する.SH-Xは低電力版では360MIPS, 80mW, 4500MIPS/Wという高い電力性能比を達成し, 標準版では400MHz, 720MIPS, 2.8GFLOPS, 36Mポリゴン/秒を達成している.更に, 待機時リーク電流は, スタンバイ前の状態に3msで高速復帰できるリジュームスタンバイモードで100mA, リセットから再起動するUスタンバイモードで10mAと低く抑えている.