著者

河場 基行 安里 彰 斎藤 淳 加納 賢 深谷 俊晴

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)

巻号頁・発行日

vol.2000, no.74, pp.133-138, 2000-08-03

参考文献数

7

---

マルチスレッドプロセッサのマイクロアーキテクチャの検討を行なうため,TaMTaMシミュレータを作成した.このシミュレータはトレースドリブン方式かつ非サイクルベース方式の高速なシミュレーションを特長とする.TaMTaMシミュレータを用いて,命令フェッチ時のスレッド選択方式(icount方式,ラウンドロビン方式,キャッシュミス方式),命令フェッチ幅分割方式に関して,FFTプログラムを対象に比較検討を行なった.icount方式とラウンドロビン方式の性能が良いが,これら2方式の性能差が3.6%と僅かであること,また命令フェッチ幅分割は,2つのスレッドより同数フェッチする方式で十分性能が得られることがわかった.We have developed a trace-driven simulator for multithreaded processors, called TaMTaM, in order to investigate the behavior of multi-threading applications. Because the TaMTaM is not a kind of cycle-based simulator, its feature allows us to evaluate faster than cycle-based simulators. Through the TaMTaM simulation we studied the strategy of fetching instructions and partitioning fetch bandwidth. As for the FFT program derived from the SPASH2 suite, the icount method can improve the CPU throughput(IPC) the best among several strategies, while the round-robin method is comparable with the icount method. Also we have found the 50%-50% fetch bandwidth partitioning, which fetches the same number of instructions from 2 threads, achieves enough throughput gain.