著者

清水 俊幸 安島 雄一郎 吉田 利雄 安里 彰 志田 直之 三浦 健一 住元 真司 長屋 忠男 三吉 郁夫 青木 正樹 原口 正寿 山中 栄次 宮崎 博行 草野 義博 新庄 直樹 追永 勇次 宇野 篤也 黒川 原佳 塚本 俊之 村井 均 庄司 文由 井上 俊介 黒田 明義 寺井 優晃 長谷川 幸弘 南 一生 横川 三津夫

出版者

The Institute of Electronics, Information and Communication Engineers

雑誌

電子情報通信学会論文誌 D (ISSN:18804535)

巻号頁・発行日

vol.J96-D, no.10, pp.2118-2129, 2013-10-01

---

スーパーコンピュータ「京」の構成と評価について述べる.「京」はスパコンの広範な分野での利活用を目指した10PFLOPS級のスパコンである.我々は,デザインコンセプトとして,汎用的なCPUアーキテクチャの採用と高いCPU単体性能の実現,高いスケーラビリティのインターコネクトの専用開発,並列度の爆発に抗する技術の導入,高い信頼性,柔軟な運用性,省電力性の実現を掲げ,2011年にそのシステムを完成させた.HPC向けCPU,SPARC64 VIIIfxと,スケーラビリティの高いTofuインターコネクトを専用に開発し,並列度の爆発に抗する技術としてVISIMPACTを実装した.冷却やジョブマネージャ等により,高い信頼性,柔軟な運用性,省電力性を実現した.「京」は2011年6月と11月にTOP500で世界一となった.また,複数のアプリケーションで高い実行効率と性能を確認し,スパコンとしての高い実用性を示した.

著者

安里 彰

出版者

一般社団法人 電子情報通信学会

雑誌

電子情報通信学会 基礎・境界ソサイエティ Fundamentals Review (ISSN:18820875)

巻号頁・発行日

vol.15, no.4, pp.300-309, 2022-04-01 (Released:2022-04-01)

参考文献数

34

---

富士通は理化学研究所とともにフラッグシップ2020プロジェクトに参画し,スーパーコンピュータ「京」に続く我が国の旗艦コンピュータシステムとなるスーパーコンピュータ「富岳」を開発した.フラッグシップ2020プロジェクトでは,多様なアプリケーションを高性能かつ低電力で実行可能とすることを目標に掲げ,その達成のためにコデザインと呼ぶフレームワークを導入して「富岳」の開発に取り組んだ.コデザインはシステム開発者とアプリケーション開発者が協調してアプリケーション性能に優れたシステムを目指すアプローチで,アプリケーションの特性分析結果を用いて,システムハードウェア設計上の多くのパラメータが決定された.そして完成した「富岳」はコデザインの狙いどおり,実用的なアプリケーションを高性能かつ低電力で実行可能なシステムとなった.コデザインの対象は,ハードウェアからアプリケーションまで多岐にわたるが,本論文ではその中で主に「富岳」のプロセッサA64FXの開発に焦点を当てて開発を振り返る.

著者

清水 俊幸 安島 雄一郎 吉田 利雄 安里 彰 志田 直之 三浦 健一 住元 真司 長屋 忠男 三吉 郁夫 青木 正樹 原口 正寿 山中 栄次 宮崎 博行 草野 義博 新庄 直樹 追永 勇次 宇野 篤也 黒川 原佳 塚本 俊之 村井 均 庄司 文由 井上 俊介 黒田 明義 寺井 優晃 長谷川 幸弘 南 一生 横川 三津夫

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D, 情報・システム (ISSN:18804535)

巻号頁・発行日

vol.96, no.10, pp.2118-2129, 2013-10

---

スーパーコンピュータ「京」の構成と評価について述べる.「京」はスパコンの広範な分野での利活用を目指した10PFLOPS級のスパコンである.我々は,デザインコンセプトとして,(1)汎用的なCPUアーキテクチャの採用と高いCPU単体性能の実現,(2)高いスケーラビリティのインターコネクトの専用開発,(3)並列度の爆発に抗する技術の導入,(4)高い信頼性,柔軟な運用性,省電力性の実現を掲げ,2011年にそのシステムを完成させた.HPC向けCPU,SPARC64 VIIIfxと,スケーラビリティの高いTofuインターコネクトを専用に開発し,並列度の爆発に抗する技術としてVISIMPACTを実装した.冷却やジョブマネージャ等により,高い信頼性,柔軟な運用性,省電力性を実現した.「京」は2011年6月と11月にTOP500で世界一となった.また,複数のアプリケーションで高い実行効率と性能を確認し,スパコンとしての高い実用性を示した.

著者

河場 基行 安里 彰 斎藤 淳 加納 賢 深谷 俊晴

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)

巻号頁・発行日

vol.2000, no.74, pp.133-138, 2000-08-03

参考文献数

7

---

マルチスレッドプロセッサのマイクロアーキテクチャの検討を行なうため,TaMTaMシミュレータを作成した.このシミュレータはトレースドリブン方式かつ非サイクルベース方式の高速なシミュレーションを特長とする.TaMTaMシミュレータを用いて,命令フェッチ時のスレッド選択方式(icount方式,ラウンドロビン方式,キャッシュミス方式),命令フェッチ幅分割方式に関して,FFTプログラムを対象に比較検討を行なった.icount方式とラウンドロビン方式の性能が良いが,これら2方式の性能差が3.6%と僅かであること,また命令フェッチ幅分割は,2つのスレッドより同数フェッチする方式で十分性能が得られることがわかった.We have developed a trace-driven simulator for multithreaded processors, called TaMTaM, in order to investigate the behavior of multi-threading applications. Because the TaMTaM is not a kind of cycle-based simulator, its feature allows us to evaluate faster than cycle-based simulators. Through the TaMTaM simulation we studied the strategy of fetching instructions and partitioning fetch bandwidth. As for the FFT program derived from the SPASH2 suite, the icount method can improve the CPU throughput(IPC) the best among several strategies, while the round-robin method is comparable with the icount method. Also we have found the 50%-50% fetch bandwidth partitioning, which fetches the same number of instructions from 2 threads, achieves enough throughput gain.

著者

安里 彰 細井 聡 新井 正樹

雑誌

全国大会講演論文集

巻号頁・発行日

vol.第47回, no.ハードウェア, pp.31-32, 1993-09-27

---

プロセサの高速化手法の一つであるレジスタリネーミング[1]をハードウェアでインプリメントする場合、Rarc個のアーキテクチャレジスタに対し、それより多いRren個のレジスタを用意して、それらをマッピングするのが普通である。一方、コンパイラがプロセサの性能を充分に引き出すようなコードを生成するためには、レジスタの個数がRarc個では不足に感じることが多い。特に、スーパスカラやVLIWプロセサ等の実行並列度を向上させるためのコードスケジューリングを行なう場合この傾向は顕著になる。我々は、レジスタリネーミングのために用意された余剰なRren-Rarc個のレジスタを有効に活用して、コンパイラが使用できるレジスタ数を実質的に増やす方式である、多重レジスタリネーミング方式を本論文で提案し、その効果について議論する。