著者

葛毅 阿部 公輝 浜田 穂積

雑誌

情報処理学会研究報告システムLSI設計技術(SLDM)

巻号頁・発行日

vol.2000, no.2(1999-SLDM-094), pp.9-16, 2000-01-12

---

本論文では,URR(Universal Representation of Real numbers)を用いた32ビット浮動小数点乗算回路のIEEE規格との比較とVLSIへの実装について述べる.URRとは浮動小数点数値表現法の一つである.URRは指数部と仮数部を可変長とすることで,IEEE規格に比べて遥かに大きな値や小さな値を表現することを可能としている.しかし,可変長であることから指数部と仮数部の分離/結合処理を行う回路を必要とする.本論文ではURRを実装する際の回路量を評価している.主に次について述べる.(1)URRを用いた浮動小数点乗算回路の構成と分離/結合を行う回路構成の詳細な検討.(2)各構成要素の最適化.(3)IEEE規格の浮動小数点乗算回路との比較.IEEE規格との比較の結果,遅延時間で1.66倍,面積で2.52倍となった.なお,加算回路では遅延時間で1.68倍,面積で2.44倍となった.また,設計した乗算回路の試作チップを作成した.試作チップの主な製造条件は,CMOS0.6μm,4.5mm角である.設計はVerilog-HDLで行い,論理合成にDesign Compiler (Synopsys社),配置配線にAquariusXO (Avanti社)を使用した.