著者
金岡 弘記 高木 浩光 有田 隆也 川口 喜三男
雑誌
全国大会講演論文集
巻号頁・発行日
vol.48, pp.121-122, 1994-03-07

VLIWプロセッサの問題点として、コード量が増加することと実行時間変動に対して弱いということが挙げられる。それらに対する解決手段として規定型再構成と適応型再構成を用いた、V++プロセッサアーキテクチャを我々は提案している。V++では、この2つの再構成の効果的な融合が重要となる。本稿では、適応型再構成のための同期方式として重複可能バリア同期を用いた場合について、ソフトウェアパイプライニングと同様の効果をコード量を増加させないで実現する方法、基本ブロックの境界における同期タグを実現する方法、及び基本ブロックの境界における投機的実行の実現の方法について述べる。